ZHCSBX9E December   2013  – November 2015 OPA192 , OPA2192 , OPA4192

PRODUCTION DATA.  

  1. 特性
  2. 应用
  3. 说明
  4. 修订历史记录
  5. 引脚配置和功能
  6. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 额定值
    3. 6.3  建议的工作条件
    4. 6.4  热性能信息:OPA192
    5. 6.5  热性能信息:OPA2192
    6. 6.6  热性能信息:OPA4192
    7. 6.7  电气特性:VS = ±4V 至 ±18V (VS = +8V 至 +36V)
    8. 6.8  电气特性:VS = ±2.25V 至 ±4V(VS = +4.5V 至 +8V)
    9. 6.9  典型特性
    10. 6.10 典型特性
  7. 参数测量信息
    1. 7.1 输入失调电压漂移
  8. 详细 说明
    1. 8.1 概述
    2. 8.2 功能框图
    3. 8.3 特性 说明
      1. 8.3.1 输入保护电路
      2. 8.3.2 EMI 抑制
      3. 8.3.3 反相保护
      4. 8.3.4 过热保护
      5. 8.3.5 容性负载和稳定性
      6. 8.3.6 共模电压范围
      7. 8.3.7 电气过载
      8. 8.3.8 过载恢复
    4. 8.4 器件功能模式
  9. 应用和实现
    1. 9.1 应用信息
    2. 9.2 典型 应用
      1. 9.2.1 16 位精度多路复用数据采集系统
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计流程
        3. 9.2.1.3 应用曲线
      2. 9.2.2 输入保护的压摆率限制
      3. 9.2.3 精密参考缓冲区
  10. 10电源相关建议
  11. 11布局
    1. 11.1 布局准则
    2. 11.2 布局示例
  12. 12器件和文档支持
    1. 12.1 器件支持
      1. 12.1.1 开发支持
        1. 12.1.1.1 TINA-TI(免费软件下载)
        2. 12.1.1.2 TI 高精度设计
    2. 12.2 文档支持
      1. 12.2.1 相关文档
    3. 12.3 相关链接
    4. 12.4 社区资源
    5. 12.5 商标
    6. 12.6 静电放电警告
    7. 12.7 Glossary
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

布局

布局准则

为了实现器件的最佳运行性能,应使用良好的 PCB 布局规范,包括:

  • 噪声可以通过整个电路的电源引脚和运算放大器本身传入模拟电路。旁路电容为局部模拟电路提供低阻抗电源,用于降低耦合噪声。
    • 在每个电源引脚和接地端之间连接低 ESR 0.1µF 陶瓷旁路电容器,放置位置尽量靠近器件。从 V+ 到接地端的单个旁路电容器适用于单通道电源 应用。
  • 将电路中的模拟部分和数字部分单独接地是最为简单有效的噪声抑制方法。多层 PCB 中通常将一层或多层专门作为接地层。接地层有助于散热和降低电磁干扰 (EMI) 噪声。确保对数字接地和模拟接地进行物理隔离,同时应注意接地电流。有关更多详细信息,请参见电路板布局技巧SLOA089
  • 为降低寄生耦合,输入走线应尽量远离电源或输出走线。如果这些走线不能保持分离,则敏感走线与有噪声走线垂直相交比平行更好。
  • 外部组件的位置应尽量靠近器件。如Figure 71所示,使 RF 和 RG 靠近反相输入可最大限度地减小寄生电容。
  • 尽可能缩短输入走线。切记:输入走线是电路中最敏感的部分。
  • 考虑在关键走线周围设定驱动型低阻抗保护环。这样可显著减少附近走线在不同电势下产生的泄漏电流。
  • 为获得最佳性能,建议在组装 PCB 板后进行清洗。
  • 任何精密集成电路都可能因湿气渗入塑料封装中而出现性能变化。请遵循任何 PCB 水清洁过程,建议将 PCB 组装烘干,以去除清洗时渗入器件封装中的水分。大多数情形下,清洗后在 85°C 下低温烘干 30 分钟即可。

布局示例

OPA192 OPA2192 OPA4192 layout_example_schematic_bos620.gif Figure 70. 原理图表示
OPA192 OPA2192 OPA4192 layout_example_bos620.gif Figure 71. 同相配置的运算放大器电路板布局