ZHCSOR6C March   1999  – February 2023 OPA2277 , OPA277 , OPA4277

PRODUCTION DATA  

  1. 特性
  2. 应用
  3. 说明
  4. 修订历史记录
  5. 引脚配置和功能
  6. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息:OPA277
    5. 6.5 热性能信息:OPA2277
    6. 6.6 热性能信息:OPA4277
    7. 6.7 电气特性
    8. 6.8 典型特性
  7. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 工作电压
      2. 7.3.2 失调电压调整
      3. 7.3.3 输入保护
      4. 7.3.4 输入偏置电流消除
      5. 7.3.5 EMI 抑制比 (EMIRR)
        1. 7.3.5.1 EMIRR IN+ 测试配置
    4. 7.4 器件功能模式
  8. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 二阶低通滤波器
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
        3. 8.2.1.3 应用曲线
      2. 8.2.2 称重传感器放大器
      3. 8.2.3 具有二极管冷端补偿的热电偶低失调电压、低温漂环路测量
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
        1. 8.4.1.1 DRM 封装(8 引脚 VSON)
      2. 8.4.2 布局示例
  9. 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 开发支持
        1. 9.1.1.1 PSpice® for TI
        2. 9.1.1.2 TINA-TI™ 仿真软件(免费下载)
        3. 9.1.1.3 DIP-Adapter-EVM
        4. 9.1.1.4 DIYAMP-EVM
        5. 9.1.1.5 TI 参考设计
        6. 9.1.1.6 滤波器设计工具
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  10. 10机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • D|14
  • N|14
散热焊盘机械数据 (封装 | 引脚)
订购信息

引脚配置和功能

GUID-639F9EED-469F-4ADF-BDA8-C02D5E736F11-low.gif图 5-1 OPA277 P 封装,8 引脚 PDIP 和 D 封装,8 引脚 SOIC(顶视图)
GUID-C529A7B3-4E3A-4736-9327-CF5CA46D50DC-low.gif图 5-2 OPA277 DRM 封装,8 引脚 VSON(顶视图)
表 5-1 引脚功能:OPA277
引脚 类型 说明
名称 编号
–In 2 输入 反相输入
+In 3 输入 同相输入
NC 5 未进行内部电路连接(可以悬空)
Offset Trim 1 输入失调电压修整(如果未使用,则保持悬空)
Offset Trim 8 输入失调电压修整(如果未使用,则保持悬空)
输出 6 输出 输出
V– 4 负电源(最低)
V+ 7 正(最高)电源
GUID-2BD9199C-C666-408E-9D69-7CD19CF281F6-low.gif图 5-3 OPA2277 P 封装,8 引脚 PDIP 和 D 封装,8 引脚 SOIC(顶视图)
GUID-6E22B216-DB88-496F-9197-7F48EBB8B816-low.gif图 5-4 OPA2277 DRM 封装,8 引脚 VSON(顶视图)
表 5-2 引脚功能:OPA2277
引脚 类型 说明
名称 D (SOIC)、P (PDIP) DRM (VSON)
–In A 2 2 输入 反相输入通道 A
–In B 6 6 输入 反相输入通道 B
+In A 3 3 输入 同相输入通道 A
+In B 5 5 输入 同相输入通道 B
Out A 1 1 输出 输出通道 A
Out B 7 8 输出 输出通道 B
V– 4 4 负电源(最低)
V+ 8 7 正(最高)电源
GUID-8F485645-AB5A-4760-8C32-99C1F602ACAF-low.gif图 5-5 OPA4277 P 封装,14 引脚 PDIP 和 D 封装,14 引脚 SOIC(顶视图)
表 5-3 引脚功能:OPA4277
引脚 类型 说明
名称 编号
–In A 2 输入 反相输入通道 A
–In B 6 输入 反相输入通道 B
–In C 9 输入 反相输入通道 C
–In D 13 输入 反相输入通道 D
+In A 3 输入 同相输入通道 A
+In B 5 输入 同相输入通道 B
+In C 10 输入 同相输入通道 C
+In D 12 输入 同相输入通道 D
Out A 1 输出 输出通道 A
Out B 7 输出 输出通道 B
Out C 8 输出 输出通道 C
Out D 14 输出 输出通道 D
V+ 4 正(最高)电源
V– 11 负(最低)电源