ZHCSLE6A August 2023 – December 2023 OPT4003-Q1
PRODUCTION DATA
最小值 | 典型值 | 最大值 | 单位 | ||
---|---|---|---|---|---|
I2C 快速模式 | |||||
fSCL | SCL 运行频率 | 0.01 | 0.4 | MHz | |
tBUF | 开始和停止之间的总线空闲时间 | 1300 | ns | ||
tHDSTA | 重复启动后的保持时间 | 600 | ns | ||
tSUSTA | 重复启动的建立时间 | 600 | ns | ||
tSUSTO | 停止的建立时间 | 600 | ns | ||
tHDDAT | 数据保持时间 | 20 | 900 | ns | |
tSUDAT | 数据设置时间 | 100 | ns | ||
tLOW | SCL 时钟低电平周期 | 1300 | ns | ||
tHIGH | SCL 时钟高电平周期 | 600 | ns | ||
tRC 和 tFC | 时钟上升和下降时间 | 300 | ns | ||
tRD 和 tFD | 数据上升和下降时间 | 300 | ns | ||
tTIMEO | 总线超时周期。如果 SCL 线路在这段时间内保持低电平,总线状态机将复位。 | 28 | ms | ||
I2C 高速模式 | |||||
fSCL | SCL 运行频率 | 0.01 | 2.6 | MHz | |
tBUF | 开始和停止之间的总线空闲时间 | 160 | ns | ||
tHDSTA | 重复启动后的保持时间 | 160 | ns | ||
tSUSTA | 重复启动的建立时间 | 160 | ns | ||
tSUSTO | 停止的建立时间 | 160 | ns | ||
tHDDAT | 数据保持时间 | 20 | 140 | ns | |
tSUDAT | 数据设置时间 | 20 | ns | ||
tLOW | SCL 时钟低电平周期 | 240 | ns | ||
tHIGH | SCL 时钟高电平周期 | 60 | ns | ||
tRC 和 tFC | 时钟上升和下降时间 | 40 | ns | ||
tRD 和 tFD | 数据上升和下降时间 | 80 | ns | ||
tTIMEO | 总线超时周期。如果 SCL 线路在这段时间内保持低电平,总线状态机将复位。 | 28 | ms |