ZHCSWO5 May   2024 PCM1809

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议工作条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求:TDM、I2S 或 LJ 接口
    7. 5.7 开关特性:TDM、I2S 或 LJ 接口
    8. 5.8 典型特性
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 硬件控制
      2. 6.3.2 音频串行接口
        1. 6.3.2.1 时分多路复用 (TDM) 音频接口
        2. 6.3.2.2 IC 间音频 (I2S) 接口
      3. 6.3.3 锁相环 (PLL) 和时钟生成
      4. 6.3.4 输入通道配置
      5. 6.3.5 基准电压
      6. 6.3.6 信号链处理
        1. 6.3.6.1 数字高通滤波器
        2. 6.3.6.2 可配置数字抽取滤波器
          1. 6.3.6.2.1 线性相位滤波器
            1. 6.3.6.2.1.1 采样速率:8 kHz 或 7.35 kHz
            2. 6.3.6.2.1.2 采样速率:16 kHz 或 14.7 kHz
            3. 6.3.6.2.1.3 采样速率:24 kHz 或 22.05 kHz
            4. 6.3.6.2.1.4 采样速率:32 kHz 或 29.4 kHz
            5. 6.3.6.2.1.5 采样速率:48 kHz 或 44.1 kHz
            6. 6.3.6.2.1.6 采样速率:96 kHz 或 88.2 kHz
            7. 6.3.6.2.1.7 采样速率:192 kHz 或 176.4 kHz
          2. 6.3.6.2.2 低延迟滤波器
            1. 6.3.6.2.2.1 采样速率:16 kHz 或 14.7 kHz
            2. 6.3.6.2.2.2 采样速率:24 kHz 或 22.05 kHz
            3. 6.3.6.2.2.3 采样速率:32 kHz 或 29.4 kHz
            4. 6.3.6.2.2.4 采样速率:48 kHz 或 44.1 kHz
            5. 6.3.6.2.2.5 采样速率:96 kHz 或 88.2 kHz
    4. 6.4 器件功能模式
      1. 6.4.1 工作模式
  8. 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
  9. 电源相关建议
  10. 布局
    1. 9.1 布局指南
    2. 9.2 布局示例
  11. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 商标
    4. 10.4 静电放电警告
    5. 10.5 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

布局指南

每个系统设计和印刷电路板 (PCB) 布局布线都是独一无二的。必须在特定 PCB 设计的背景下仔细审查布局。但是,以下指南可以优化器件性能:

  • 将散热焊盘连接至地。使用过孔布局将器件散热焊盘(即器件正下方的区域)连接到接地平面。该连接有助于散发器件产生的热量。
  • 电源的去耦电容器必须放置在靠近器件引脚的位置。
  • 在 PCB 上以差分方式路由模拟差分音频信号,以获得更好的抗噪性。避免数字和模拟信号交叉,以防止出现不良串扰。
  • 必须使用外部电容器对器件内部基准电压进行滤波。将滤波电容器放置在 VREF 引脚附近以获得出色性能。
  • 直接将 VREF 外部电容器接地端子短接至 AVSS 引脚,无需为该连接引线使用任何过孔。
  • 使用接地平面为器件和去耦电容器之间的电源和信号电流提供最低阻抗。将器件正下方的区域视为器件的中心接地区域,所有器件接地必须直接连接到该区域。