8 电源相关建议

IOVDD 和 AVDD 电源轨之间的电源序列可以按任何顺序应用。不过，不要提供时钟，直到 IOVDD 和 AVDD 电源电压稳定至支持的工作电压范围。仅当所有硬件控制引脚（MSZ、MD0、MD1、FMT0 和 FMT1）均驱动至器件所需工作模式的电压电平时，才提供时钟（FSYNC 和 BCLK）。

对于电源上电要求，t₁ 和 t₂ 必须至少为 100µs。对于电源断电要求，t₃ 和 t₄ 必须至少为 10ms。该时序（如12 所示）允许器件慢慢降低录音数据的音量，关闭模拟和数字块，以及将器件置于硬件关断模式。

图 8-1 电源时序要求时序图

确保电源斜坡速率低于 1 V/μs，并且断电和上电事件之间的等待时间至少为 100 ms。