ZHCSUA8 December 2023 PCM5140-Q1
ADVANCE INFORMATION
该寄存器是 ASI 配置寄存器 0。
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| ASI_FORMAT[1:0] | ASI_WLEN[1:0] | FSYNC_POL | BCLK_POL | TX_EDGE | TX_FILL | ||
| R/W-0h | R/W-3h | R/W-0h | R/W-0h | R/W-0h | R/W-0h | ||
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-6 | ASI_FORMAT[1:0] | R/W | 0h | ASI 协议格式。 0d = TDM 模式 1d = I2S 模式 2d = LJ（左对齐）模式 3d = 保留 |
| 5-4 | ASI_WLEN[1:0] | R/W | 3h | ASI 字长或时隙长度。 0d = 16 位 1d = 20 位 2d = 24 位 3d = 32 位 |
| 3 | FSYNC_POL | R/W | 0h | ASI FSYNC 极性。 0d = 符合标准协议的默认极性 1d = 相对于标准协议的反向极性 |
| 2 | BCLK_POL | R/W | 0h | ASI BCLK 极性。 0d = 符合标准协议的默认极性 1d = 相对于标准协议的反向极性 |
| 1 | TX_EDGE | R/W | 0h | ASI 数据输出（在主要和辅助数据引脚上）发送边沿。 0d = 基于位 2 (BCLK_POL) 中协议配置设置的默认边沿 1d = 相对于默认边沿设置的反相随后边沿（半个周期延迟） |
| 0 | TX_FILL | R/W | 0h | 任何未使用周期的 ASI 数据输出（在主要和辅助数据引脚上） 0d = 针对未使用周期始终发送 0 1d = 针对未使用周期始终使用高阻态 |