ZHCSUA8 December 2023 PCM5140-Q1
ADVANCE INFORMATION
参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 | |
---|---|---|---|---|---|---|
td(SDOUT-BCLK) | BCLK 到 SDOUT 延迟 | BCLK 的 50% 至 SDOUT 的 50% | 18 | ns | ||
td(SDOUT-FSYNC) | TDM 或 LJ 模式下的 FSYNC 到 SDOUT 延迟(对于 TX_OFFSET = 0 的 MSB 数据) | FSYNC 的 50% 至 SDOUT 的 50% | 18 | ns | ||
f(BCLK) | BCLK 输出时钟频率:控制器模式 (1) | 24.576 | MHz | |||
tH(BCLK) | BCLK 高电平脉冲持续时间:控制器模式 | 14 | ns | |||
tL(BCLK) | BCLK 低电平脉冲持续时间:控制器模式 | 14 | ns | |||
td(FSYNC) | BCLK 至 FSYNC 延迟:控制器模式 | BCLK 的 50% 至 FSYNC 的 50% | 18 | ns | ||
tr(BCLK) | BCLK 上升时间:控制器模式 | 10% 至 90% 上升时间 | 8 | ns | ||
tf(BCLK) | BCLK 下降时间:控制器模式 | 90% 至 10% 下降时间 | 8 | ns |