ZHCSFZ7C February 2017 – February 2023 PGA460-Q1
PRODUCTION DATA
PGA460-Q1 器件配备了两个通信接口，每个接口有一个指定的引脚。时间指令接口连接到 IO 引脚，这是一个开漏输出结构，具有一个能够在电池级电压下进行通信的内部 10kΩ 上拉电阻器。异步 UART 接口可在 IO 引脚上进行通信，并且还连接到 RXD 和 TXD 引脚。第三个接口选项是使用同步 USART 接口，该接口仅在 RXD 和 TXD 引脚上可用。此通信使用 SCLK 引脚作为串行时钟输入，它是最快的数据速率模式。RXD 和 TXD 引脚上的 USART 通信可在 3.3V 或 5V CMOS 电平下进行，具体取决于配置的 IOREG 电压，如TEST 引脚功能 部分所述。
由于系统不太可能同时使用时间指令接口和 UART 接口，因此 PGA460-Q1 器件可以禁用 IO 引脚收发器以节省电力。为此，IO_IF_SEL 位必须为 0，IO_DIS 位必须为 1，这会立即禁用 IO 引脚收发器，之后只能通过 RXD 和 TXD 引脚进行通信。将 IO_DIS 位设置回 0 不会重新启用 IO 接口。如果意外设置了 IO_DIS 位，则器件可在下电上电后恢复 IO 接口（将 IO_DIS 位复位为 0）；但是，如果在 EEPROM 中对此位的值进行了编程，则 PGA460-Q1 器件在上电时始终遵循 EEPROM 编程值。