ZHCSVZ4N December 1995 – July 2024 SN54AHC138 , SN74AHC138
PRODUCTION DATA
封装选项
请参考 PDF 数据表获取器件具体的封装图。
机械数据 (封装 | 引脚)
- W|16
- J|16
- FK|20
散热焊盘机械数据 (封装 | 引脚)
订购信息
2 说明
SNx4AHC138 解码器/多路信号分离器设计用于需要极短传播延迟时间的高性能存储器解码和数据路由应用。在高性能存储器系统中，可使用此类解码器来尽可能地消除系统解码的影响。与使用高速使能电路的高速存储器一同使用时，这些解码器的延迟时间和存储器的使能时间通常小于存储器的典型存取时间。这意味着解码器引起的有效系统延迟可以忽略不计。
器件信息
| 器件型号 | 封装 (1) | 封装尺寸 (2) | 本体尺寸(3) |
|---|---|---|---|
| SN74AHC138 | RGY（VQFN，16） | 4mm x 3.5mm | 4mm x 3.5mm |
| N（PDIP，16） | 19.3mm × 9.4mm | 19.32mm x 6.35mm | |
| D（SOIC，16） | 9.9mm × 6mm | 9.90mm x 3.90mm | |
| NS（SOP，16） | 10.2mm x 7.8mm | 10.20mm x 5.30mm | |
| DB（SSOP，16） | 6.2mm × 7.8mm | 6.20mm x 5.30mm | |
| PW（TSSOP，16） | 5mm × 6.4mm | 5.00mm x 4.40mm | |
| DGV（TVSOP，16） | 3.6mm x 6.4mm | 3.6mm x 4.4mm |
(1) 如需了解更多信息，请参阅机械、封装和可订购信息。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
(3) 本体尺寸（长 × 宽）为标称值，不包括引脚。
逻辑图（正逻辑）