ZHCSPX1C March 2003 – June 2022 SN54HC109 , SN74HC109
PRODUCTION DATA
这些器件包含两个独立的 J-K 正边沿触发式触发器。预设 (PRE) 或清零 (CLR) 输入端的低电平会设置或复位输出,不受其他输入端电平的影响。当 PRE 和 CLR 处于非有效状态(高电平)时,满足设置时间要求的 J 和 K 输入端数据将在时钟 (CLK) 脉冲的正向边沿传输到输出端。时钟触发在一个特定电压电平下发生,与时钟脉冲的上升时间没有直接关系。经过保持时间间隔后,可以更改 J 和 K 输入端的数据而不影响输出端的电平。这些多功能触发器通过将 K 接地并将 J 连接到高电平来作为切换触发器运行。如果将 J 和 K 连接到一起,也能作为 D 型触发器运行。
器件型号 | 封装(1) | 封装尺寸(标称值) |
---|---|---|
SN54HC109J | CDIP (16) | 24.38mm × 6.92mm |
SN74HC109D | SOIC (16) | 9.90mm × 3.90mm |
SN74HC109N | PDIP (16) | 19.31mm × 6.35mm |
SN74HC109NS | SO (16) | 6.20mm x 5.30mm |
SNJ54HC109FK | LCCC (20) | 8.89mm × 8.45mm |
SNJ54HC109W | CFP (16) | 10.16mm × 6.73mm |