ZHCSEQ7C February 2016 – December 2021 SN65DP141
PRODUCTION DATA
- 1 特性
- 2 应用
- 3 说明
- 4 Revision History
- 5 Pin Configuration and Functions
- 6 Specifications
- 7 Parameter Measurement Information
-
8 Detailed Description
- 8.1 Overview
- 8.2 Functional Block Diagram
- 8.3 Feature Description
- 8.4 Device Functional Modes
- 8.5
Register Maps
- 8.5.1 Register 0x00 (General Device Settings) (offset = 00000000) [reset = 00000000]
- 8.5.2 Register 0x01 (Channel Enable) (offset = 00000000) [reset = 00000000]
- 8.5.3 Register 0x02 (Channel 0 Control Settings) (offset = 00000000) [reset = 00000000]
- 8.5.4 Register 0x03 (Channel 0 Enable Settings) (offset = 00000000) [reset = 00000000]
- 8.5.5 Register 0x05 (Channel 1 Control Settings) (offset = 00000000) [reset = 00000000]
- 8.5.6 Register 0x06 (Channel 1 Enable Settings) (offset = 00000000) [reset = 00000000]
- 8.5.7 Register 0x08 (Channel 2 Control Settings) (offset = 00000000) [reset = 00000000]
- 8.5.8 Register 0x09 (Channel 2 Enable Settings) (offset = 00000000) [reset = 00000000]
- 8.5.9 Register 0x0B (Channel 3 Control Settings) (offset = 00000000) [reset = 00000000]
- 8.5.10 Register 0x0C (Channel 3 Control Settings) (offset = 00000000) [reset = 00000000]
- 9 Application and Implementation
- 10Power Supply Recommendations
- 11Layout
- 12Device and Documentation Support
- 13Mechanical, Packaging, and Orderable Information
3 说明
SN65DP141 是一款与协议无关的异步、低延迟、四通道线性均衡器，该器件经过优化适用于高达 12Gbps 的数据速率并且可对电路板走线和电缆所产生的损耗进行补偿。
该器件透明呈现 DisplayPort (DP) 链路训练，这使得 DP 发送设备和接收设备能够执行有效的链路训练，克服了传统 aux snooping 转接驱动器的缺点。此外，该器件与位置无关。它可置于源设备、电缆或接收设备内，从而为总体链路预算有效提供负损耗 分量。SN65DP141 内的线性均衡在与接收器搭配使用时还可提高链路裕度，从而实现判决反馈均衡 (DFE)。
SN65DP141 支持采用 I2C 和 GPIO 配置对均衡、增益、动态范围进行独立通道控制。
器件信息(1)
| 器件型号 | 封装 | 封装尺寸（标称值） |
|---|---|---|
| SN65DP141 | WQFN (38) | 7.00mm × 5.00mm |
(1) 如需了解所有可用封装，请参阅数据表末尾的可订购米6体育平台手机版_好二三四附录。
简化版原理图