ZHCSAT9I september   2012  – october 2020 SN65DSI83

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. Revision History
  6. Pin Configuration and Functions
  7. Specifications
    1. 6.1 Absolute Maximum Ratings #GUID-BDB96F65-5C5F-4805-AA4B-B71B15ADA38F/SLLSEB91839
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Timing Requirements
    7. 6.7 Switching Characteristics
  8. Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Clock Configurations and Multipliers
      2. 7.3.2 ULPS
      3. 7.3.3 LVDS Pattern Generation
    4. 7.4 Device Functional Modes
      1. 7.4.1 Reset Implementation
      2. 7.4.2 Initialization Sequence
      3. 7.4.3 LVDS Output Formats
      4. 7.4.4 DSI Lane Merging
      5. 7.4.5 DSI Pixel Stream Packets
      6. 7.4.6 DSI Video Transmission Specifications
    5. 7.5 Programming
      1. 7.5.1 Local I2C Interface Overview
    6. 7.6 Register Maps
      1. 7.6.1 Control and Status Registers Overview
  9. Application and Implementation
    1. 8.1 Application Information
      1. 8.1.1 Video STOP and Restart Sequence
      2. 8.1.2 Reverse LVDS Pin Order Option
      3. 8.1.3 IRQ Usage
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 Example Script
      3. 8.2.3 Application Curve
  10. Power Supply Recommendations
    1. 9.1 VCC Power Supply
    2. 9.2 VCORE Power Supply
  11. 10Layout
    1. 10.1 Layout Guidelines
      1. 10.1.1 Package Specific
      2. 10.1.2 Differential Pairs
      3. 10.1.3 Ground
    2. 10.2 Layout Example
  12. 11Device and Documentation Support
    1. 11.1 Receiving Notification of Documentation Updates
    2. 11.2 Community Resources
    3. 11.3 Trademarks
  13.   Mechanical, Packaging, and Orderable Information

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

说明

SN65DSI83 DSI 至 FlatLink 桥接器件特有一个单通道 MIPI D-PHY 接收器前端配置,此配置中在每个通道上具有 4 条信道,每条信道的运行速率为 1Gbps,最大输入带宽为 4Gbps。该桥接器可解码 MIPI DSI 18bpp RGB666 和 24bpp RGB888 视频流,并将格式化视频数据流转换为兼容 FlatLink 的 LVDS 输出(像素时钟范围为 25MHz 至 154MHz),从而提供单链路 LVDS(每个链路具有 4 个数据信道)。

SN65DSI83 器件可支持高达 WUXGA 1920 × 1200(每秒 60 帧,24bpp,采用简化消隐)的分辨率。此外,SN65DSI83 也适合采用 60fps 1366 × 768/1280 × 800(18bpp 和 24bpp)分辨率的应用。该器件实现了部分线路缓冲以适应 DSI 与 LVDS 接口间的数据流不匹配。

SN65DSI83 采用符合工业标准的接口技术设计,能够与多种微处理器兼容,并且具有多种功耗管理特性,包括低摆幅 LVDS 输出和 MIPI 定义的超低功耗状态 (ULPS) 支持。

SN65DSI83 器件采用小外形尺寸 5mm × 5mm nFBGA(0.5mm 间距)封装,工作温度范围为 –40ºC 至 85ºC。

器件信息(1)
器件型号 封装 封装尺寸
SN65DSI83 nFBGA (64) 5.00mm × 5.00mm
要了解所有可用封装,请见数据表末尾的可订购米6体育平台手机版_好二三四附录。
GUID-B9385C84-C5EC-4BBC-ACC4-4AE729381256-low.png典型应用