ZHCSHV1A March   2018  – May 2018 SN65LVDS93B-Q1

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用范围
  3. 3 说明
    1.     简化原理图
  4. 4 修订历史记录
  5. 5 Pin Configuration and Functions
    1.     Pin Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Timing Requirements
    7. 6.7 Switching Characteristics
    8. 6.8 Typical Characteristics
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 TTL Input Data
      2. 8.3.2 LVDS Output Data
    4. 8.4 Device Functional Modes
      1. 8.4.1 Input Clock Edge
      2. 8.4.2 Low Power Mode
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1 Power Up Sequence
        2. 9.2.2.2 Signal Connectivity
        3. 9.2.2.3 PCB Routing
      3. 9.2.3 Application Curve
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
      1. 11.1.1 Board Stackup
      2. 11.1.2 Power and Ground Planes
      3. 11.1.3 Traces, Vias, and Other PCB Components
    2. 11.2 Layout Example
  12. 12器件和文档支持
    1. 12.1 商标
    2. 12.2 静电放电警告
    3. 12.3 接收文档更新通知
    4. 12.4 社区资源
    5. 12.5 术语表
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

3 说明

SN65LVDS93B-Q1 变送器在单个集成电路中融合了 4 个 7 位并行负载串行输出移位寄存器、1 个 7X 时钟合成器以及 5 个低电压差动信号 (LVDS) 线路驱动器。借助这些功能，可通过 5 个平衡对导体将 28 位单端 LVTTL 数据同步发送至兼容接收器，如 DS90CR286A-Q1 和具有集成 LVDS 接收器的 LCD 面板。

发送数据时，数据位 D0 至 D27 会在输入时钟信号 (CLKIN) 边沿逐个载入寄存器。可通过时钟选择 (CLKSEL) 引脚来选择时钟的上升沿或下降沿。CLKIN 的频率会进行 7 倍倍频，然后用于以串行方式分 7 位时间片上传数据寄存器。接着会将 4 个串行数据流和锁相时钟 (CLKOUT) 输出至 LVDS 输出驱动器。CLKOUT 的频率与输入时钟 (CLKIN) 相同。

SN65LVDS93B-Q1 无需外部组件，只需很少控制，甚至无需控制。发送器输入端的数据总线与接收器输出端的相同，数据传输对于用户而言是透明的。用户唯一能够干预的是选择时钟上升沿（向 CLKSEL 输入高电平）或下降沿（向 CLKSEL 输入低电平），以及能够使用关断/清零 (SHTDN) 引脚。SHTDN 是一个低电平有效输入，可禁用时钟并关断 LVDS 输出驱动器，从而降低功耗。该信号为低电平时，可将所有内部寄存器置为低电平。

SN65LVDS93B-Q1 的额定工作环境温度范围为 –40°C 至 85°C。

器件信息(1)

器件型号 封装 封装尺寸（标称值）
SN65LVDS93B-Q1 TSSOP (56) 14.00mm x 6.10mm
  1. 如需了解所有可用封装，请参阅米6体育平台手机版_好二三四说明书末尾的可订购米6体育平台手机版_好二三四附录。

简化原理图

SN65LVDS93B-Q1 lvds93b-q1_app_diagram.gif
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |