ZHCSX15 September 2024 SN74AC2G101
ADVANCE INFORMATION
SN74AC2G101 包含两个独立的 D 型触发器。每个通道都有单独的数据 (D) 和异步低电平有效清零 (CLR) 输入、输出 (Q) 以及可配置的时钟输入(CLKA、CLKB、CLKC、CLKD)。时钟输入利用组合逻辑来提供各种可能的逻辑组合,包括常见的 2 输入逻辑门以及反相和同相配置。