ZHCSTT8A November 2023 – March 2024 SN74AC573-Q1
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
这 8 个锁存器均是 D 型透明锁存器。在锁存器使能 (LE) 输入为高电平时,Q 输出将跟随数据 (D) 输入。当 LE 为低电平时,Q 输出锁存在 D 输入端设置的逻辑电平。
缓冲输出使能 (OE) 输入可用于将八个输出置于正常逻辑状态(高或低逻辑电平)或高阻抗状态。在高阻抗状态下,输出既不对总线施加大量负载,也不显著驱动总线。高阻抗状态和增加的驱动在无需接口或上拉元件的情况下提供了驱动总线组织式系统中总线的能力。
OE 不影响锁存器的内部运行。当输出处于高阻抗状态时,可以保留旧数据或输入新数据。