ZHCSSV6D February   2002  – February 2024 SN74AHC74Q-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息 — SN74AHC74Q-Q1
    5. 5.5  电气特性
    6. 5.6  时序要求 — VCC = 3.3V ± 0.3V
    7. 5.7  时序要求 — VCC = 5V ± 0.5V
    8. 5.8  开关特性,VCC = 3.3V ± 0.3V
    9. 5.9  开关特性,VCC = 5V ± 0.5V
    10. 5.10 噪声特性
    11. 5.11 工作特性
    12. 5.12 典型特性
  7. 参数测量信息
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 平衡 CMOS 推挽式输出
      2. 7.3.2 锁存逻辑
      3. 7.3.3 标准 CMOS 输入
      4. 7.3.4 可润湿侧翼
      5. 7.3.5 钳位二极管结构
    4. 7.4 器件功能模式
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
        1. 8.2.1.1 电源注意事项
        2. 8.2.1.2 输入注意事项
        3. 8.2.1.3 输出注意事项
        4. 8.2.1.4 时序注意事项
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • D|14
  • PW|14
  • BQA|14
散热焊盘机械数据 (封装 | 引脚)
订购信息

说明

SN74AHC74Q-Q1 双路正边沿触发器件是 D 型触发器。

预设 (PRE) 或清零 (CLR) 输入端的低电平将会设置或重置输出,而不受其他输入端电平的影响。当PRECLR处于非活动状态(高电平)时,满足设置时间要求的数据 (D) 输入端的数据将在时钟脉冲的上升沿传输到输出端。时钟触发出现在一个特定电压电平上,并且不与时钟脉冲的上升时间直接相关。经过保持时间间隔后,可以更改 D 输入端的数据而不影响输出端的电平。

封装信息
器件型号 封装(1) 封装尺寸(2) 封装尺寸(3)
SN74AHC74Q-Q1 BQA(WQFN,14) 3mm × 2.5mm 3mm × 2.5mm
D(SOIC,14) 8.65mm x 6mm 8.65mm x 3.9mm
PW(TSSOP,14) 5mm × 6.0mm 5mm x 4.4mm
更多相关信息,请参阅第 11 节
封装尺寸(长 × 宽)为标称值,并包括引脚(如适用)。
封装尺寸(长 × 宽)为标称值,不包括引脚。
GUID-3895B2EA-63FB-45CA-BB6D-62CDA7E36111-low.gif逻辑图(正逻辑)
GUID-20230815-SS0I-R8JL-HJL9-FD5CSHCRBF7S-low.jpg
‡ 此符号符合 ANSI/IEEE 标准 91-1984 和 IEC 出版物 617-12 要求。
逻辑符号‡