ZHCSPU6I December 1982 – September 2024 SN54HC112 , SN74HC112
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
SNx4HC112 器件包含两个独立的 J-K 负边沿触发式触发器。预设 (PRE) 或清零 (CLR) 输入端的低电平会设置或复位输出,不受其他输入端的电平的影响。当 PRE 和 CLR 处于非有效状态(高电平)时,满足设置时间要求的 J 和 K 输入端数据将在时钟 (CLK) 脉冲的负向边沿传输到输出端。时钟触发在一定电压电平下发生,与 CLK 脉冲的下降时间没有直接关系。经过保持时间间隔后,可以更改 J 和 K 输入端的数据而不影响输出端的电平。这些多功能触发器通过将 J 和 K 连接到高电平来作为切换触发器运行。
器件型号 | 封装(1) | 封装尺寸(2) | 本体尺寸(标称值)(3) |
---|---|---|---|
SNx4HC112 | J(CDIP、16) | 19.56mm × 6.92mm | 19.56mm × 6.92mm |
D(SOIC,16) | 9.9mm × 6mm | 9.9mm × 3.9mm | |
N(PDIP,16) | 19.3mm × 9.4mm | 19.3mm × 6.35mm | |
FK(LCCC,20) | 8.89mm × 8.89mm | 8.89mm × 8.89mm | |
W(CFP,16) | 10.3mm × 6.73mm | 10.3mm × 6.73mm |