ZHCSBJ6E September   2013  – March 2024 SN74LV1T08

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 相关米6体育平台手机版_好二三四
  6. 引脚配置和功能
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 开关特性
    7. 6.7 工作特性
    8. 6.8 典型特性
  8. 参数测量信息
  9. 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 平衡 CMOS 推挽式输出
      2. 8.3.2 LVxT 增强输入电压
        1. 8.3.2.1 上行转换
        2. 8.3.2.2 下行转换
      3. 8.3.3 钳位二极管结构
    4. 8.4 器件功能模式
  10. 应用和实施
    1. 9.1 电源相关建议
    2. 9.2 布局
      1. 9.2.1 布局指南
      2. 9.2.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持(模拟)
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

布局指南

使用多输入和多通道逻辑器件时,输入不得悬空。在许多情况下,未使用数字逻辑器件的功能或部分功能;例如,当仅使用三输入与门的两个输入或仅使用 4 个缓冲门中的 3 个时。此类未使用的输入引脚不得悬空,因为外部连接处的未定义电压会导致未定义的操作状态。数字逻辑器件的所有未使用输入必须连接到由输入电压规范定义的逻辑高电平电压或逻辑低电平电压,以防止其悬空。必须应用于任何特定未使用输入的逻辑电平取决于器件的功能。通常,输入连接到 GND 或 VCC,以对逻辑功能更有意义或更方便者为准。