SN74LV595B-EP 包含一个可对 8 位 D 类存储寄存器进行馈送的 8 位串行输入、并行输出移位寄存器。存储寄存器具有并行三态输出。移位寄存器和存储寄存器分别有单独的时钟。移位寄存器具有一个直接覆盖清零 (SRCLR) 输入以及用于级联结构的串行 (SER) 输入和串行输出。当输出使能端 (OE) 输入为高电平时，所有输出（Q_H' 除外）处于高阻抗状态。

移位寄存器时钟 (SRCLK) 和存储寄存器时钟 (RCLK) 均为正边沿触发。如果将两个时钟连接在一起，则移位寄存器始终比存储寄存器早一个时钟脉冲。

为了确保上电或下电期间的高阻抗状态，应通过一个上拉电阻器将 OE 连接至 V_CC；该电阻器的最小值由驱动器的电流吸收能力来决定。

该器件完全符合使用 I_off 的部分断电应用的规范要求。I_off 电路禁用输出，从而可防止其断电时破坏性电流从该器件回流。