ZHCSSS2 august 2023 SN74LV6T06-Q1
PRODUCTION DATA
输入信号必须超过 VIL(max) 才能被视为逻辑低电平，超过 VIH(min) 才能被视为逻辑高电平。不要超过绝对最大额定值 中的最大输入电压范围。
未使用的输入必须端接至 VCC 或地。如果输入完全不使用，则可以直接端接未使用的输入，如果有时要使用输入，但并非始终使用，则可以使用上拉或下拉电阻器连接输入。上拉电阻用于默认高电平状态，下拉电阻用于默认低电平状态。控制器的驱动电流、进入 SN74LV6T06-Q1 的漏电流（如电气特性 中所规定）以及所需输入转换率会限制电阻大小。由于这些因素，通常使用 10kΩ 的电阻值。
SN74LV6T06-Q1 具有 CMOS 输入，因此需要进行快速输入转换才能正常工作，如建议的工作条件 表中所定义。缓慢的输入转换会导致振荡、额外的功耗以及器件可靠性下降。
有关此器件的输入的附加信息，请参阅特性描述 部分。