3 说明

SN74LV6T07-EP 器件包含六个具有开漏输出的独立缓冲器。每个缓冲器以正逻辑执行布尔函数 Y = A。

该输入经设计，具有较低阈值电路，支持较低电压 CMOS 输入的升压转换（例如 1.2V 输入转换为 1.8V 输出或 1.8V 输入转换为 3.3V 输出）。此外，5V 容限输入引脚可实现降压转换（例如 3.3V 转 2.5V 输出）。

封装信息

器件型号	封装⁽¹⁾	封装尺寸⁽²⁾	封装尺寸（标称值）⁽³⁾
SN74LV6T07-EP	PW（TSSOP，14）	5mm × 6.4mm	5mm × 4.4mm

(1) 有关详细信息，请参阅节 11。

(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。

(3) 封装尺寸（长 × 宽）为标称值，不包括引脚。

简化逻辑图（正逻辑）