SN74LV8T244-Q1 包含 8 个具有三态输出的独立高速 CMOS 缓冲器。

每个缓冲器均可执行布尔逻辑函数 xYn = xAn，其中 x 为存储体编号，n 为通道编号。

每个输出使能 (xOE) 控制四个缓冲器。当 xOE 引脚处于低电平状态时，存储体 x 中所有缓冲器的输出将被启用。当 xOE 引脚处于高电平状态时，存储体 x 中所有缓冲器的输出将被禁用。所有被禁用的输出将置于高阻抗状态。

为了在上电或断电期间将器件置于高阻抗状态，需将两个 OE 引脚通过一个上拉电阻连接至 V_CC；电阻的最小值由驱动器的灌电流能力和电气特性 表中定义的引脚漏电流决定。