ZHCSX08A August   2024  – October 2024 SN74LV8T373-EP

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序特性
    7. 5.7 开关特性
    8. 5.8 典型特性
  7. 参数测量信息
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 平衡 CMOS 三态输出
      2. 7.3.2 LVxT 增强输入电压
        1. 7.3.2.1 上行转换
        2. 7.3.2.2 下行转换
    4. 7.4 器件功能模式
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
        1. 8.2.1.1 电源注意事项
        2. 8.2.1.2 输入注意事项
        3. 8.2.1.3 输出注意事项
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 卷带包装信息
    2. 11.2 机械数据

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

平衡 CMOS 三态输出

此器件包含平衡 CMOS 三态输出。这些输出可以处于三种状态:高驱动、低驱动和高阻抗。术语平衡 表示器件可以灌入和拉出相似的电流。此器件的驱动能力可能在轻负载时产生快速边缘,因此应考虑布线和负载条件以防止振铃。此外,该器件的输出能够驱动的电流比此器件能够承受、不会损坏的电流更大。务必限制器件的输出功率,以避免因过电流而损坏器件。必须始终遵守绝对最大额定值 中规定的电气和热限值。

当置于高阻态时,输出既不会拉出电流,也不会灌入电流,但电气特性 表中定义的小漏电流除外。在高阻抗状态下,输出电压不受器件控制,而取决于外部因素。如果没有其他驱动器连接到该节点,则这称为悬空节点且电压未知。上拉或下拉电阻可以连接到输出端,以便当输出端处于高阻抗状态时在输出端提供已知电压。电阻值将取决于多种因素,包括寄生电容和功耗限制。通常,可以使用 10kΩ 电阻器来满足这些要求。

未使用的三态 CMOS 输出应保持断开状态。