ZHCSVJ6 March   2024 SN74LV8T596-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序特性
    7. 5.7 开关特性
    8. 5.8 噪声特性
    9. 5.9 典型特性
  7. 参数测量信息
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 开漏 CMOS 输出
      2. 7.3.2 LVxT 增强输入电压
      3. 7.3.3 可润湿侧翼
      4. 7.3.4 钳位二极管结构
    4. 7.4 器件功能模式
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
        1. 8.2.1.1 电源注意事项
        2. 8.2.1.2 输入注意事项
        3. 8.2.1.3 输出注意事项
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

说明

SN74LV8T596-Q1 器件包含对 8 位 D 类存储寄存器进行馈送的 8 位串行输入、并行输出移位寄存器。所有输入均包括施密特触发,消除了由边沿变化缓慢或高噪声输入信号导致的任何错误数据输出。存储寄存器具有并行开漏输出。移位寄存器和存储寄存器分别有单独的时钟。移位寄存器具有直接覆盖清零 (SRCLR) 输入、串行 (SER) 输入和用于级联的串行输出 (QH')。当输出使能 (OE) 输入为高电平时,输出处于高阻抗状态。OE 输入的运行不影响内部寄存器数据

该输入经设计,具有较低阈值电路,支持电源电压大于输入电压时的升压转换。此外,当输入电压大于电源电压时,5V 容限输入引脚可实现降压转换。输出电平始终以电源电压 (VCC) 为基准,并支持 1.8V、2.5V、3.3V 和 5V CMOS 电平。

封装信息
器件型号封装(1)封装尺寸(2)本体尺寸(标称值)(3)
SN74LV8T596-Q1PW(TSSOP,16)5mm × 6.4mm5mm × 4.4mm
BQB(WQFN,16)3.5mm × 2.5mm3.5mm × 2.5mm
有关更多信息,请参阅节 11
封装尺寸(长 × 宽)为标称值,并包括引脚(如适用)。
本体尺寸(长 × 宽)为标称值,不包括引脚。
GUID-20211015-SS0I-66P0-J2PR-6DVV9SDRTXZD-low.gif简化逻辑图(正逻辑)