SN74LVC166A 是一款具有异步清零 (CLR) 功能的并行负载 8 位移位寄存器。该并行或串行输入/串行输出移位寄存器具有门控时钟（CLK、CLK INH）输入和覆盖清零 (CLR) 输入。并行输入或串行输入模式由模式选择 (SH/LD) 输入确定。SH/LD 为高电平时，会启用串行 (SER) 数据输入，并耦合八个触发器以在每个时钟 (CLK) 脉冲的作用下进行串行移位。当为低电平时，并行（A 到 H）数据输入被启用，并且在下一个时钟脉冲上发生同步加载。

在并行加载期间，串行数据流被禁止。时钟在 CLK 或 CLK INH 的上升沿实现，允许将一个输入用作时钟使能或时钟抑制功能。将 CLK 或 CLK INH 保持为高电平会抑制时钟；将其中任何一个保持为低电平则会启用另一个时钟输入。仅当 CLK 为高电平时，才应将 CLK INH 更改为高电平。

CLR 会覆盖包括 CLK 在内的所有其他输入，并将所有触发器复位为零。