输入信号必须超过 V_t-(min) 才能被视为逻辑低电平，超过 V_t+(max) 才能被视为逻辑高电平。不要超过绝对最大额定值 中的最大输入电压范围。

未使用的输入必须端接至 V_CC 或地。如果输入完全不使用，则可以直接端接未使用的输入，如果有时要使用输入，但并非始终使用，则可以使用上拉或下拉电阻器连接输入。上拉电阻用于默认高电平状态，下拉电阻用于默认低电平状态。控制器的驱动电流、进入 SN74LVC3G97-Q1 的漏电流（如电气特性 中所规定）以及所需输入转换率会限制电阻值。由于这些因素，通常使用 10kΩ 的电阻值。

由于 SN74LVC3G97-Q1 具有施密特触发输入，因而没有输入信号转换速率要求。

具有施密特触发输入的另一个优势是能够抑制噪声。振幅足够大的噪声仍然会导致问题。要了解噪声大到什么程度才是过大，请参考电气特性 中的 ΔV_T(min)。此迟滞值将提供峰峰值限制。

与标准 CMOS 输入不同，施密特触发输入可以保持在任何有效值，而不会导致功耗大幅增加。将输入保持在 V_CC 或地以外的值所导致的典型附加电流绘制在典型特性 中。

有关此器件输入的其他信息，请参阅特性说明 部分。