ZHCSUQ6V January 1993 – May 2024 SN54LVC74A , SN74LVC74A
PRODUCTION DATA
封装选项
请参考 PDF 数据表获取器件具体的封装图。
机械数据 (封装 | 引脚)
- D|14
- RGY|14
- DB|14
- PW|14
- BQA|14
- NS|14
散热焊盘机械数据 (封装 | 引脚)
订购信息
4 引脚配置和功能
图 4-1 D、DB、J、PW、NS 或 W 封装14 引脚 SOIC、SSOP、CDIP、TSSOP、SO 或 CFP（顶视图）
图 4-3 FK 封装20 引脚 LCCC（顶视图）
图 4-2 BQA 或 RGY 封装14 引脚 WQFN 或 VQFN，带外露散热焊盘（顶视图）表 4-1 引脚功能
| 引脚 | I/O | 说明 | ||
|---|---|---|---|---|
| 名称 | CDIP、CFP、PDIP、SO、SOIC、SSOP、TSSOP、VQFN | LCCC | ||
| 1CLK | 3 | 4 | I | 通道 1 时钟输入 |
| 1 CLR | 1 | 2 | I | 通道 1 清零输入。拉低可将 Q 输出设置为低电平。 |
| 1D | 2 | 3 | I | 通道 1 数据输入 |
| 1 PRE | 4 | 6 | I | 通道 1 预设输入。拉低可将 Q 输出设置为高电平。 |
| 1Q | 5 | 8 | O | 通道 1 输出 |
| 1 Q | 6 | 9 | O | 通道 1 反相输出 |
| 2CLK | 11 | 16 | I | 通道 2 时钟输入 |
| 2 CLR | 13 | 19 | I | 通道 2 清零输入。拉低可将 Q 输出设置为低电平。 |
| 2D | 12 | 18 | I | 通道 2 数据输入 |
| 2 PRE | 10 | 14 | I | 通道 2 预设输入。拉低可将 Q 输出设置为高电平。 |
| 2Q | 9 | 13 | O | 通道 2 输出 |
| 2 Q | 8 | 12 | O | 通道 2 反相输出 |
| GND | 7 | 10 | — | 地 |
| NC | — | 1、5、7、11、15、17 | — | 无连接 |
| VCC | 14 | 20 | — | 电源 |