5 引脚配置和功能

图 5-1 RNQ 封装、40 引脚 WQFN（顶视图）

表 5-1 引脚功能

引脚		类型⁽¹⁾	说明
名称	编号	类型⁽¹⁾	说明
EN_SMB	2	I，4 电平	四电平控制输入，用于选择 SMBus/I²C 或引脚控制。 L0：引脚模式 L1：保留 L2：保留 L3：I²C 或 SMBus 目标模式
EQ0_ADDR0	7	I，4 电平	表 7-4 中提供了 SN75LVPE3410 的 4 电平控制输入引脚。在 I²C 或 SMBus 模式（EN_SMB = L3）下，这些引脚用于设置器件的 I²C 或 SMBus 地址。上电时读取引脚状态，并根据表 7-5 进行解码。在引脚模式 (EN_SMB = L0) 下，引脚在上电时解码，以控制 CTLE 增强设置，如表 7-1 所示。
EQ1_ADDR1	6	I，4 电平
增益	5	I，4 电平	设置加电时 CTLE 的直流增益。 L0：保留 L1：保留 L2：0dB（推荐） L3：3.5dB
GND	EP	P	EP 是 WQFN 封装底部的外露焊盘。它用作器件的 GND 回路。EP 应通过低电阻路径连接到一个或多个接地平面。过孔阵列提供了一条到 GND 的低阻抗路径，并且还改善了散热。
NC	1、14、15、27、28	—	无连接
PWDN1	21	I，3.3V LVCMOS	控制转接驱动器运行状态的两级逻辑。切换时，该引脚会触发 PCIe Rx 检测状态机。高电平：通道 0 和 1 断电低电平：上电时，通道 0 和 1 正常运行。
PWDN2	25	I，3.3V LVCMOS	控制转接驱动器运行状态的两级逻辑。切换时，该引脚会触发 PCIe Rx 检测状态机。高电平：通道 2 和 3 断电低电平：上电时，通道 2 和 3 正常运行。
RSVD1	8	—	保留。可保持未连接状态或通过 4.7K 电阻上拉至 VDD。
RSVD2	22	—	保留。必须使用外部 4.7K 电阻将该引脚拉高至 VDD。
RSVD3	24	—	保留供 TI 使用。该引脚必须保持悬空 (NC)。
RX_DET	26	I，4 电平	RX_DET 引脚控制接收器检测功能。根据输入电平的不同，电源轨的 50Ω 或 >50kΩ 端接被启用。其他信息请参阅表 7-3。
RX0N	30	I	均衡器的反相差分输入。片上 100Ω 端接电阻将 RXP 连接到 RXN。通道 0。
RX0P	29	I	均衡器的非反相差分输入。片上 100Ω 端接电阻将 RXP 连接到 RXN。通道 0。
RX1N	33	I	均衡器的反相差分输入。片上 100Ω 端接电阻将 RXP 连接到 RXN。通道 1。
RX1P	32	I	均衡器的非反相差分输入。片上 100Ω 端接电阻将 RXP 连接到 RXN。通道 1。
RX2N	37	I	均衡器的反相差分输入。片上 100Ω 端接电阻将 RXP 连接到 RXN。通道 2。
RX2P	36	I	均衡器的非反相差分输入。片上 100Ω 端接电阻将 RXP 连接到 RXN。通道 2。
RX3N	40	I	均衡器的反相差分输入。片上 100Ω 端接电阻将 RXP 连接到 RXN。通道 3。
RX3P	39	I	均衡器的非反相差分输入。片上 100Ω 端接电阻将 RXP 连接到 RXN。通道 3。
SCL	3	I/O，3.3V LVCMOS，开漏	SMBus/I²C 时钟输入/开漏输出。根据 SMBus / I²C 接口标准，需要外部 1kΩ 至 5kΩ 上拉电阻。该引脚为 3.3V 耐压引脚。
SDA	4	I/O，3.3V LVCMOS，开漏	SMBus/I²C 数据输入/开漏时钟输出。根据 SMBus 接口标准，需要外部 1kΩ 至 5kΩ 上拉电阻。该引脚为 3.3V 耐压引脚。
TX0N	19	O	反相 50Ω 驱动器输出。与交流耦合差分输入兼容。也用于上电时的 RX 检测。通道 0。
TX0P	20	O	同相 50Ω 驱动器输出。与交流耦合差分输入兼容。也用于上电时的 RX 检测。通道 0。
TX1N	16	O	反相 50Ω 驱动器输出。与交流耦合差分输入兼容。也用于上电时的 RX 检测。通道 1。
TX1P	17	O	同相 50Ω 驱动器输出。与交流耦合差分输入兼容。也用于上电时的 RX 检测。通道 1。
TX2N	12	O	反相 50Ω 驱动器输出。与交流耦合差分输入兼容。也用于上电时的 RX 检测。通道 2。
TX2P	13	O	同相 50Ω 驱动器输出。与交流耦合差分输入兼容。也用于上电时的 RX 检测。通道 2。
TX3N	9	O	反相 50Ω 驱动器输出。与交流耦合差分输入兼容。也用于上电时的 RX 检测。通道 3。
TX3P	10	O	同相 50Ω 驱动器输出。与交流耦合差分输入兼容。也用于上电时的 RX 检测。通道 3。
VDD	31、34、35、38	P	电源引脚。VDD = 3.3V ± 10%。该器件的 VDD 引脚应通过一个低电阻路径与电路板的 VDD 平面相连。典型的电源去耦包括每个 VDD 引脚一个 0.1µF 电容器和每个器件一个 1.0µF 大容量电容器。
VOD	23	I，4 电平	设置上电时的 TX VOD 设置。 L0：–6dB L1：–3.5dB L2：0dB（推荐） L3：-1.5dB
VREG	11、18	P	内部稳压器输出。必须在每个引脚附近添加 0.1µF 的去耦电容。该稳压器仅供内部使用。请勿用于为任何外部元件供电。请勿将信号路由到电路板上的去耦电容器之外。

(1) I = 输入，O = 输出，P = 电源