ZHCSXB4 October 2024 TAA3040
ADVANCE INFORMATION
在采用 I2S 或 LJ 格式的主模式运行中,器件会比正常协议时序行为预期提前半个周期生成 FSYNC。此时序行为在大多数系统中仍然可以正常工作,但有关更多详细信息和针对该缺陷的建议权变措施,请参阅配置 TLV320ADCx140 作为音频总线主器件运行 应用报告。
当使用低于 44.1kHz 的采样速率时,自动增益控制器 (AGC) 功能具有一些限制。有关该限制的更多详细信息,请参阅使用 TLV320ADCx140 中的自动增益控制器 应用报告。