ZHCSPM8 January 2022 TAA5212
ADVANCE INFORMATION
表 8-139 列出了 TAA5212 寄存器的存储器映射寄存器。表 8-139中未列出的所有寄存器偏移地址都应视为保留的存储单元，并且不应修改寄存器内容。
表 8-140 展示了 PAGE_CFG。
返回到汇总表。
器件存储器映射分为多个页面。该寄存器设置页。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-0 | PAGE[7:0] | R/W | 00000000b | 这些位设置器件页。 0d = 第 0 页 1d = 第 1 页 2d 至 254d = 第 2 页至第 254 页 255d = 第 255 页 |
表 8-141 展示了 SASI_CFG0。
返回到汇总表。
该寄存器是 ASI 配置寄存器 0。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-6 | SASI_FORMAT[1:0] | R/W | 00b | 辅助 ASI 协议格式。 0d = TDM 模式 1d = I2S 模式 2d = LJ（左平衡）模式 3d = 保留；不使用 |
| 5-4 | SASI_WLEN[1:0] | R/W | 11b | 辅助 ASI 字长或时隙长度。 0d = 16 位（建议将此设置与 10kΩ 输入阻抗配置一起使用) 1d = 20 位 2d = 24 位 3d = 32 位 |
| 3 | SASI_FSYNC_POL | R/W | 0b | ASI FSYNC 极性（仅适用于 SASI 协议）。 0d = 符合标准协议的默认极性 1d = 相对于标准协议的反向极性 |
| 2 | SASI_BCLK_POL | R/W | 0b | ASI BCLK 极性（仅适用于 SASI 协议）。 0d = 符合标准协议的默认极性 1d = 相对于标准协议的反向极性 |
| 1 | SASI_BUS_ERR | R/W | 0b | ASI 总线错误检测。 0d = 启用总线错误检测 1d = 禁用总线错误检测 |
| 0 | SASI_BUS_ERR_RCOV | R/W | 0b | ASI 总线错误自动恢复。 0d = 启用总线错误恢复后自动恢复 1d = 禁用总线错误恢复后自动恢复，并在主机配置器件之前保持断电状态 |
表 8-142 展示了 SASI_TX_CFG0。
返回到汇总表。
该寄存器是 SASI TX 配置寄存器 0。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7 | SASI_TX_EDGE | R/W | 0b | 辅助 ASI 数据输出（在主要和辅助数据引脚上）发送边沿。 0d = 基于 SASI_BCLK_POL 中协议配置设置的默认边沿 1d = 相对于默认边沿设置的反相随后边沿（半个周期延迟） |
| 6 | SASI_TX_FILL | R/W | 0b | 任何未使用周期的辅助 ASI 数据输出（在主要和辅助数据引脚上） 0d = 针对未使用周期始终发送 0 1d = 针对未使用周期始终使用高阻态 |
| 5 | SASI_TX_LSB | R/W | 0b | 用于 LSB 传输的辅助 ASI 数据输出（在主要和辅助数据引脚上）。 0d =在一个完整周期内发送 LSB 1d = 在前半个周期内发送 LSB，在后半个周期内发送高阻态 |
| 4-3 | SASI_TX_KEEPER[1:0] | R/W | 00b | 辅助 ASI 数据输出（在主要和辅助数据引脚上）总线保持器。 0d = 始终禁用总线保持器 1d = 始终启用总线保持器 2d = 总线保持器仅在 LSB 传输期间启用一个周期 3d = 总线保持器仅在 LSB 传输期间启用一个半周期 |
| 2 | SASI_TX_USE_INT_FSYNC | R/W | 0b | 辅助 ASI 使用内部 FSYNC 在控制器模式配置中根据情况生成输出数据。 0d = 使用外部 FSYNC 进行 ASI 协议数据生成 1d = 使用内部 FSYNC 进行 ASI 协议数据生成 |
| 1 | SASI_TX_USE_INT_BCLK | R/W | 0b | 辅助 ASI 使用内部 BCLK 在控制器模式配置中生成输出数据。 0d = 使用外部 BCLK 进行 ASI 协议数据生成 1d = 使用内部 BCLK 进行 ASI 协议数据生成 |
| 0 | SASI_TDM_PULSE_WIDTH | R/W | 0b | TDM 格式的辅助 ASI fsync 脉冲宽度。 0d = Fsync 脉冲为 1 个 bclk 周期宽度 1d = Fsync 脉冲为 2 个 bclk 周期宽度 |
表 8-143 展示了 SASI_TX_CFG1。
返回到汇总表。
该寄存器是 SASI TX 配置寄存器 1。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-5 | RESERVED | R | 000b | 保留位；仅写入复位值 |
| 4-0 | SASI_TX_OFFSET[4:0] | R/W | 00000b | 辅助 ASI 输出数据 MSB 时隙 0 偏移（在主要和辅助数据引脚上）。 0d = ASI 数据 MSB 位置没有偏移，并符合标准协议 1d = 一个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）偏移 2d = 两个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）的偏移 3d 至 30d = 根据配置分配的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）偏移 31d = 31 个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）偏移 |
表 8-144 展示了 SASI_TX_CFG2。
返回到汇总表。
该寄存器是 SASI TX 配置寄存器 2。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7 | SASI_TX_CH8_SEL | R/W | 0b | 辅助 ASI 输出通道 8 选择。 0d = 辅助 ASI 通道 8 输出在 DOUT 上 1d = 辅助 ASI 通道 8 输出在 DOUT2 上 |
| 6 | SASI_TX_CH7_SEL | R/W | 0b | 辅助 ASI 输出通道 7 选择。 0d = 辅助 ASI 通道 7 输出在 DOUT 上 1d = 辅助 ASI 通道 7 输出在 DOUT2 上 |
| 5 | SASI_TX_CH6_SEL | R/W | 0b | 辅助 ASI 输出通道 6 选择。 0d = 辅助 ASI 通道 6 输出在 DOUT 上 1d = 辅助 ASI 通道 6 输出在 DOUT2 上 |
| 4 | SASI_TX_CH5_SEL | R/W | 0b | 辅助 ASI 输出通道 5 选择。 0d = 辅助 ASI 通道 5 输出在 DOUT 上 1d = 辅助 ASI 通道 5 输出在 DOUT2 上 |
| 3 | SASI_TX_CH4_SEL | R/W | 0b | 辅助 ASI 输出通道 4 选择。 0d = 辅助 ASI 通道 4 输出在 DOUT 上 1d = 辅助 ASI 通道 4 输出在 DOUT2 上 |
| 2 | SASI_TX_CH3_SEL | R/W | 0b | 辅助 ASI 输出通道 3 选择。 0d = 辅助 ASI 通道 3 输出在 DOUT 上 1d = 辅助 ASI 通道 3 输出在 DOUT2 上 |
| 1 | SASI_TX_CH2_SEL | R/W | 0b | 辅助 ASI 输出通道 2 选择。 0d = 辅助 ASI 通道 2 输出在 DOUT 上 1d = 辅助 ASI 通道 2 输出在 DOUT2 上 |
| 0 | SASI_TX_CH1_SEL | R/W | 0b | 辅助 ASI 输出通道 1 选择。 0d = 辅助 ASI 通道 1 输出在 DOUT 上 1d = 辅助 ASI 通道 1 输出在 DOUT2 上 |
表 8-145 展示了 SASI_TX_CH1_CFG。
返回到汇总表。
该寄存器是 SASI TX 通道 1 配置寄存器。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-6 | RESERVED | R | 00b | 保留位；仅写入复位值 |
| 5 | SASI_TX_CH1_CFG | R/W | 0b | 辅助 ASI 输出通道 1 配置。 0d = 辅助 ASI 通道 1 输出处于三态条件 1d = 辅助 ASI 通道 1 输出对应于 ADC 通道 1 数据 |
| 4-0 | SASI_TX_CH1_SLOT_NUM[4:0] | R/W | 00000b | 辅助 ASI 输出通道 1 时隙分配。 0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15 |
表 8-146 展示了 SASI_TX_CH2_CFG。
返回到汇总表。
该寄存器是 SASI TX 通道 2 配置寄存器。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-6 | RESERVED | R | 00b | 保留位；仅写入复位值 |
| 5 | SASI_TX_CH2_CFG | R/W | 0b | 辅助 ASI 输出通道 2 配置。 0d = 辅助 ASI 通道 2 输出处于三态条件 1d = 辅助 ASI 通道 2 输出对应于 ADC 通道 2 数据 |
| 4-0 | SASI_TX_CH2_SLOT_NUM[4:0] | R/W | 00001b | 辅助 ASI 输出通道 2 时隙分配。 0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15 |
表 8-147 展示了 SASI_TX_CH3_CFG。
返回到汇总表。
该寄存器是 SASI TX 通道 3 配置寄存器。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7 | RESERVED | R | 0b | 保留位；仅写入复位值 |
| 6-5 | SASI_TX_CH3_CFG[1:0] | R/W | 00b | 辅助 ASI 输出通道 3 配置。 0d = 辅助 ASI 通道 3 输出处于三态条件 1d = 辅助 ASI 通道 3 输出对应于 ADC 通道 3 数据 2d = 辅助 ASI 通道 3 输出对应于 VBAT 数据 3d = 保留 |
| 4-0 | SASI_TX_CH3_SLOT_NUM[4:0] | R/W | 00010b | 辅助 ASI 输出通道 3 时隙分配。 0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15 |
表 8-148 展示了 SASI_TX_CH4_CFG。
返回到汇总表。
该寄存器是 SASI TX 通道 4 配置寄存器。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7 | RESERVED | R | 0b | 保留位；仅写入复位值 |
| 6-5 | SASI_TX_CH4_CFG[1:0] | R/W | 00b | 辅助 ASI 输出通道 4 配置。 0d = 辅助 ASI 通道 4 输出处于三态条件 1d = 辅助 ASI 通道 4 输出对应于 ADC 通道 4 数据 2d = 辅助 ASI 通道 4 输出对应于 TEMP 数据 3d = 保留 |
| 4-0 | SASI_TX_CH4_SLOT_NUM[4:0] | R/W | 00011b | 辅助 ASI 输出通道 4 时隙分配。 0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15 |
表 8-149 展示了 SASI_TX_CH5_CFG。
返回到汇总表。
该寄存器是 SASI TX 通道 5 配置寄存器。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7 | RESERVED | R | 0b | 保留位；仅写入复位值 |
| 6-5 | SASI_TX_CH5_CFG[1:0] | R/W | 00b | 辅助 ASI 输出通道 5 配置。 0d = 辅助 ASI 通道 5 输出处于三态条件 1d = 辅助 ASI 通道 5 输出对应于 ASI 输入通道 1 环回数据 不使用 不使用 |
| 4-0 | SASI_TX_CH5_SLOT_NUM[4:0] | R/W | 00100b | 辅助 ASI 输出通道 5 时隙分配。 0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15 |
表 8-150 展示了 SASI_TX_CH6_CFG。
返回到汇总表。
该寄存器是 SASI TX 通道 6 配置寄存器。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7 | RESERVED | R | 0b | 保留位；仅写入复位值 |
| 6-5 | SASI_TX_CH6_CFG[1:0] | R/W | 00b | 辅助 ASI 输出通道 6 配置。 0d = 辅助 ASI 通道 6 输出处于三态条件 1d = 辅助 ASI 通道 6 输出对应于 ASI 输入通道 2 环回数据 不使用 不使用 |
| 4-0 | SASI_TX_CH6_SLOT_NUM[4:0] | R/W | 00101b | 辅助 ASI 输出通道 6 时隙分配。 0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15 |
表 8-151 展示了 SASI_TX_CH7_CFG。
返回到汇总表。
该寄存器是 SASI TX 通道 7 配置寄存器。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7 | RESERVED | R | 0b | 保留位；仅写入复位值 |
| 6-5 | SASI_TX_CH7_CFG[1:0] | R/W | 00b | 辅助 ASI 输出通道 7 配置。 0d = 辅助 ASI 通道 7 输出处于三态条件 1d = 辅助 ASI 通道 7 输出对应于 {VBAT_WLby2, TEMP_WLby2} 不使用 不使用 |
| 4-0 | SASI_TX_CH7_SLOT_NUM[4:0] | R/W | 00110b | 辅助 ASI 输出通道 7 时隙分配。 0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15 |
表 8-152 展示了 SASI_RX_CFG0。
返回到汇总表。
该寄存器是 SASI RX 配置寄存器 0。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7 | SASI_RX_EDGE | R/W | 0b | 辅助 ASI 数据输入（在主要和辅助数据引脚上）接收边沿。 0d = 基于位 2 (BCLK_POL) 中协议配置设置的默认边沿 1d = 相对于默认边沿设置的反相随后边沿（半个周期延迟） |
| 6 | SASI_RX_USE_INT_FSYNC | R/W | 0b | 辅助 ASI 使用内部 FSYNC 在控制器模式配置中根据情况锁存输入数据。 0d = 使用外部 FSYNC 进行 ASI 协议数据锁存 1d = 使用内部 FSYNC 进行 ASI 协议数据锁存 |
| 5 | SASI_RX_USE_INT_BCLK | R/W | 0b | 辅助 ASI 使用内部 BCLK 在控制器模式配置中锁存输入数据。 0d = 使用外部 BCLK 进行 ASI 协议数据锁存 1d = 使用内部 BCLK 进行 ASI 协议数据锁存 |
| 4-0 | SASI_RX_OFFSET[4:0] | R/W | 00000b | 辅助 ASI 输入数据 MSB 时隙 0 偏移（在主要和辅助数据引脚上）。 0d = ASI 数据 MSB 位置没有偏移，并符合标准协议 1d = 一个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）偏移 2d = 两个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）的偏移 3d 至 30d = 根据配置分配的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）偏移 31d = 31 个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）偏移 |
表 8-153 展示了 CLK_CFG12。
返回到汇总表。
该寄存器是时钟配置寄存器 12。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-6 | PDIV_CLKSRC_SEL[1:0] | R/W | 00b | PLL PDIV 分频器的源时钟选择 0d = PLL_PDIV_IN_CLK 是主要 ASI BCLK 1d = PLL_PDIV_IN_CLK 是辅助 ASI BCLK 2d = PLL_PDIV_IN_CLK 是 CCLK 3d = PLL_PDIV_IN_CLK 是内部振荡器时钟 |
| 5-3 | PASI_BCLK_DIV_CLK_SEL[2:0] | R/W | 000b | 主要 ASI BCLK 分频器时钟源选择。 0d = 主要 ASI BCLK 分频器时钟源是 PLL 输出 1d = 保留 2d = 主要 ASI BCLK 分频器时钟源是辅助 ASI BCLK 3d = 主要 ASI BCLK 分频器时钟源是 CCLK 4d = 主要 ASI BCLK 分频器时钟源是内部振荡器时钟 5d = 主要 ASI BCLK 分频器时钟源是 DSP 时钟 6d 至 7d = 保留 |
| 2-0 | RESERVED | R | 000b | 保留位；仅写入复位值 |
表 8-154 展示了 CLK_CFG13。
返回到汇总表。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7 | RESERVED | R | 0b | 保留位；仅写入复位值 |
| 6-4 | SASI_BCLK_DIV_CLK_SEL[2:0] | R/W | 000b | 辅助 ASI BCLK 分频器时钟源选择。 0d = 辅助 ASI BCLK 分频器时钟源是 PLL 输出 1d = 辅助 ASI BCLK 分频器时钟源是主要 ASI BCLK 2d = 保留 3d = 辅助 ASI BCLK 分频器时钟源是 CCLK 4d = 辅助 ASI BCLK 分频器时钟源是内部振荡器时钟 5d = 辅助 ASI BCLK 分频器时钟源是 DSP 时钟 6d 至 7d = 保留 |
| 3-0 | RESERVED | R | 0000b | 保留位；仅写入复位值 |
表 8-155 展示了 CLK_CFG14。
返回到汇总表。
该寄存器是时钟配置寄存器 14。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-6 | DIG_NM_DIV_CLK_SRC_SEL[1:0] | R/W | 00b | DIG NMDIV CLK 时钟的源时钟选择。 0d = DIG NM 分频器输入时钟是主要 ASI BCLK 1d = DIG NM 分频器输入时钟是辅助 ASI BCLK 2d = DIG NM 分频器输入时钟是 CCLK 3d = DIG NM 分频器输入时钟是内部振荡器时钟 |
| 5-4 | ANA_NM_DIV_CLK_SRC_SEL[1:0] | R/W | 01b | NMDIV CLK 时钟的源时钟选择。 0d = NM 分频器输入时钟是 PLL 输出 1d = NM 分频器输入时钟是 PLL 输出 2d = NM 分频器输入时钟是 DIG NM 分频器时钟源 3d = NM 分频器输入时钟是主要 ASI BCLK（低抖动路径） |
| 3-2 | RESERVED | R/W | 00b | 保留位；仅写入复位值 |
| 1-0 | RESERVED | R/W | 00b | 保留位；仅写入复位值 |
表 8-156 展示了 CLK_CFG15。
返回到汇总表。
该寄存器是时钟配置寄存器 15。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-0 | PLL_PDIV[7:0] | R/W | 00000001b | PLL 预分频器 P 分频器值（启用自动检测时不用考虑） 0d = PLL PDIV 值为 256 1d = PLL PDIV 值为 1 2d = PLL PDIV 值为 2 3d 至 254d = PLL PDIV 值根据配置来确定 255d = PLL PDIV 值为 255 |
表 8-157 展示了 CLK_CFG16。
返回到汇总表。
该寄存器是时钟配置寄存器 16。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7 | PLL_JMUL_MSB | R/W | 0b | PLL 整数部分 J 乘法器值 MSB 位。（启用自动检测时不用考虑） |
| 6 | PLL_DIV_CLK_DIG_BY_2 | R/W | 0b | PLL DIV 时钟 2 分频配置 0d = PLL 内无 2 分频 1d = PLL 进行 2 分频 |
| 5-0 | PLL_DMUL_MSB[5:0] | R/W | 000000b | PLL 小数部分 D 乘法器值 MSB 位。（启用自动检测时不用考虑） |
表 8-158 展示了 CLK_CFG17。
返回到汇总表。
该寄存器是时钟配置寄存器 17。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-0 | PLL_DMUL_LSB[7:0] | R/W | 00000000b | PLL 小数部分 D 乘法器值 LSB 字节。上述 D 乘法器值 MSB 位 (PLL_DMUL_MSB) 与此 LSB 字节 (PLL_DMUL_LSB) 连在一起来确定最终的 D 乘法器值。（启用自动检测时不用考虑） 0d = PLL DMUL 值为 0 1d = PLL DMUL 值为 1 2d = PLL DMUL 值为 2 3d 至 9998d = PLL JMUL 值根据配置来确定 9999d = PLL JMUL 值为 9999 10000d 至 16383d = 保留；不使用 |
表 8-159 展示了 CLK_CFG18。
返回到汇总表。
该寄存器是时钟配置寄存器 18。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-0 | PLL_JMUL_LSB[7:0] | R/W | 00001000b | PLL 整数部分 J 乘法器值 LSB 字节。上述 J 乘法器值 MSB 位 (PLL_JMUL_MSB) 与此 LSB 字节 (PLL_JMUL_LSB) 连在一起来确定最终的 J 乘法器值。（启用自动检测时不用考虑） 0d = 保留；不使用 1d = PLL JMUL 值为 1 2d = PLL JMUL 值为 2 3d 至 510d = PLL JMUL 值根据配置来确定 511d = PLL JMUL 值为 511 |
表 8-160 展示了 CLK_CFG19。
返回到汇总表。
该寄存器是时钟配置寄存器 19。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-5 | NDIV[2:0] | R/W | 001b | NDIV 分频器值。（启用自动检测时不用考虑） 0d = NDIV 值为 8 1d = NDIV 值为 1 2d = NDIV 值为 2 3d 至 6d = NDIV 值根据配置来确定 7d = NDIV 值为 7 |
| 4-2 | PDM_DIV[2:0] | R/W | 000b | PDM 分频器值。（启用自动检测时不用考虑） 0d = PDM_DIV 值为 1 1d = PDM_DIV 值为 2 2d = PDM_DIV 值为 4 3d = PDM_DIV 值为 8 4d = PDM_DIV 值为 16 5d-7d 保留 |
| 1-0 | RESERVED | R/W | 00b | 保留位；仅写入复位值 |
表 8-161 展示了 CLK_CFG20。
返回到汇总表。
该寄存器是时钟配置寄存器 20。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-2 | MDIV[5:0] | R/W | 000001b | MDIV 分频器值。（启用自动检测时不用考虑） 0d = MDIV 值为 64 1d = MDIV 值为 1 2d = MDIV 值为 2 3d 至 62d = MDIV 值根据配置来确定 63d = MDIV 值为 63 |
| 1-0 | DIG_ADC_MODCLK_DIV[1:0] | R/W | 00b | ADC 调制器时钟分频器值。（启用自动检测时不用考虑） 0d = DIG_ADC_MODCLK_DIV 值为 1 1d = DIG_ADC_MODCLK_DIV 值为 2 2d = DIG_ADC_MODCLK_DIV 值为 4 3d = 保留 |
表 8-162 展示了 CLK_CFG22。
返回到汇总表。
该寄存器是时钟配置寄存器 18。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-0 | PASI_BDIV_LSB[7:0] | R/W | 00000001b | 辅助 ASI BCLK 分频器值。（启用自动检测时不用考虑） 0d = SASI BCLK 分频器值为 512 1d = SASI BCLK 分频器值为 1 2d = SASI BCLK 分频器值为 2 3d 至 62d = SASI BCLK 分频器值根据配置来确定 63d = SASI BCLK 分频器值为 511 |
表 8-163 展示了 CLK_CFG23。
返回到汇总表。
该寄存器是时钟配置寄存器 18。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-0 | SASI_BDIV_LSB[7:0] | R/W | 00000001b | 辅助 ASI BCLK 分频器值。（启用自动检测时不用考虑） 0d = SASI BCLK 分频器值为 512 1d = SASI BCLK 分频器值为 1 2d = SASI BCLK 分频器值为 2 3d 至 62d = SASI BCLK 分频器值根据配置来确定 63d = SASI BCLK 分频器值为 511 |
表 8-164 展示了 CLK_CFG24。
返回到汇总表。
该寄存器是时钟配置寄存器 21。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-6 | RESERVED | R | 00b | 保留位；仅写入复位值 |
| 5-0 | ANA_NM_DIV[5:0] | R/W | 000001b | 模拟 N-M DIV 分频器值。（启用自动检测时不用考虑） 0d = ANA_NM_DIV 值为 64 1d = ANA_NM_DIV 值为 1 2d = ANA_NM_DIV 值为 2 3d 至 62d = ANA_NM_DIV 值根据配置来确定 63d = ANA_NM_DIV 值为 63 |
表 8-165 展示了 CLK_CFG30。
返回到汇总表。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-3 | RESERVED | R | 00000b | 保留位；仅写入复位值 |
| 2 | NDIV_EN | R/W | 0b | NDIV 分频器启用 0d = 分频器禁用 1d = 分频器启用 |
| 1 | MDIV_EN | R/W | 0b | MDIV 分频器启用 0d = 分频器禁用 1d = 分频器启用 |
| 0 | PDM_DIV_EN | R/W | 0b | PDM 分频器启用 0d = 分频器禁用 1d = 分频器启用 |
表 8-166 展示了 CLK_CFG31。
返回到汇总表。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7 | RESERVED | R/W | 0b | 保留位；仅写入复位值 |
| 6 | DIG_ADC_MODCLK_DIV_EN | R/W | 0b | ADC MODCLK 分频器启用 0d = 分频器禁用 1d = 分频器启用 |
| 5 | RESERVED | R/W | 0b | 保留位；仅写入复位值 |
| 4 | RESERVED | R/W | 0b | 保留位；仅写入复位值 |
| 3 | PASI_BDIV_EN | R/W | 0b | PASI BDIV 分频器启用 0d = 分频器禁用 1d = 分频器启用 |
| 2 | SASI_BDIV_EN | R/W | 0b | SASI BDIV 分频器启用 0d = 分频器禁用 1d = 分频器启用 |
| 1 | PASI_FSYNC_DIV_EN | R/W | 0b | PASI FSYNC DIV 分频器启用 0d = 分频器禁用 1d = 分频器启用 |
| 0 | SASI_FSYNC_DIV_EN | R/W | 0b | SASI FSYNC DIV 分频器启用 0d = 分频器禁用 1d = 分频器启用 |
表 8-167 展示了 CLKOUT_CFG1。
返回到汇总表。
该寄存器是 CLKOUT 配置寄存器 1。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-3 | RESERVED | R | 00000b | 保留位；仅写入复位值 |
| 2-0 | CLKOUT_CLK_SEL[2:0] | R/W | 000b | 通用 CLKOUT 分频器时钟源选择。 0d = 源时钟是 PLL 输出 1d = 源时钟是主要 ASI BCLK 2d = 源时钟是辅助 ASI BCLK 3d = 源时钟是 CCLK 4d = 源时钟是内部振荡器时钟 5d = 源时钟是 DSP 时钟 6d 至 7d = 保留 |
表 8-168 展示了 CLKOUT_CFG2。
返回到汇总表。
该寄存器是 CLKOUT 配置寄存器 2。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7 | CLKOUT_DIV_EN | R/W | 0b | CLKOUT 分频器启用。 0d = CLKOUT 分频器禁用 1d = CLKOUT 分频器启用 |
| 6-0 | CLKOUT_DIV[6:0] | R/W | 0000001b | CLKOUT DIV 分频器值。 0d = CLKOUT_DIV 值为 128 1d = CLKOUT_DIV 值为 1 2d = CLKOUT_DIV 值为 2 3d 至 126d = CLKOUT_DIV 值根据配置来确定 127d = CLKOUT_DIV 值为 127 |
表 8-169 展示了 SARCLK_CFG1。
返回到汇总表。
该寄存器是 SAR 时钟配置寄存器 1
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-6 | SAR_CLK_FREQ_SEL[1:0] | R/W | 00b | SAR 时钟频率模式 0d = SAR 时钟频率为 ~6MHz 1d = SAR 时钟频率为 ~3MHz 2d = SAR 时钟频率为 ~1.5MHz 3d = SAR 时钟频率为 ~12MHz（仅当 SAR 时钟直接使用内部振荡器时钟生成时有效） |
| 5 | SAR_CLK_SRC_AUTO_DIS | R/W | 0b | SAR 分频器源时钟自动选择禁用 0d = 根据时钟检测方案来确定 SAR 分频器源时钟自动选择 1d = 根据 BST_CLK_SRC_SEL 来禁用和选择 SAR 分频器源时钟自动选择 |
| 4 | SAR_CLK_SRC_MANUAL_SEL | R/W | 0b | SAR 时钟源手动选择（在自动模式下不用考虑） 0d = 根据可用于 ADC/DAC 的音频时钟生成 SAR 时钟 1d = 根据内部振荡器时钟生成 SAR 时钟 |
| 3 | SAR_CLK_EN_AUTO_DIS | R/W | 0b | SAR 分频器源时钟自动选择禁用 0d = SAR 分频器自动启用 1d = 根据使用 BST_CLK_EN 进行的手动控制来启用/禁用 SAR 分频器 |
| 2 | SAR_CLK_MANUAL_EN | R/W | 0b | SAR 分频器手动启用（在自动模式下不用考虑） 0d = 禁用 SAR 分频器 1d = 启用 SAR 分频器 |
| 1-0 | SAR_CLK_MANUAL_DIV[1:0] | R/W | 00b | SAR 分频器值（在自动模式下不用考虑） 0d = SAR 分频器值为 1 1d = SAR 分频器值为 2 2d = SAR 分频器值为 4 3d = SAR 分频器值为 8 |
表 8-170 展示了 ADC_OVRLD_FLAG。
返回到汇总表。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7 | ADC_CH1_OVRLD_LTCH | R | 0b | ADC CH1 OVRLD 故障（自行清除位）。 0b = 无 ADC CH1 OVRLD 故障 1b = ADC CH1 OVRLD 故障 |
| 6 | ADC_CH2_OVRLD_LTCH | R | 0b | ADC CH2 OVRLD 故障（自行清除位）。 0b = 无 ADC CH2 OVRLD 故障 1b = ADC CH2 OVRLD 故障 |
| 5 | ADC_CH1_OVRLD_LIVE | R | 0b | ADC CH1 OVRLD 故障（自行清除位）。 0b = 无 ADC CH1 OVRLD 故障 1b = ADC CH1 OVRLD 故障 |
| 4 | ADC_CH2_OVRLD_LIVE | R | 0b | ADC CH2 OVRLD 故障（自行清除位）。 0b = 无 ADC CH2 OVRLD 故障 1b = ADC CH2 OVRLD 故障 |
| 3-0 | RESERVED | R | 0000b | 保留位；仅写入复位值 |