ZHCSPM8 January 2022 TAA5212
ADVANCE INFORMATION
除了增益校准外，还可以针对 0 至 255 个周期范围内的相位误差以一个调制器时钟周期为步长对每个通道中的相位延迟进行精细校准或调整。调制器时钟与用于 ADC_MOD_CLK 的时钟相同，为 6.144MHz（输出数据采样速率为 48kHz 的倍数或约数）或 5.6448MHz（输出数据采样速率为 44.1kHz 的倍数或约数），而与模拟麦克风或数字麦克风用例无关。对于许多必须在每个通道之间以高分辨率进行相位匹配的应用（包括由外部元件或麦克风导致的任何通道间相位不匹配），该功能非常有用。表 8-26 展示了通道相位校准的可用可编程选项。
| P0_R64_D[7:0]：CH1_PCAL[7:0] | 输入通道 1 的通道相位校准设置 |
|---|---|
| 0000 0000 = 0d（默认） | 输入通道 1 相位校准，无延迟 |
| 0000 0001 = 1d | 输入通道 1 相位校准延迟设置为一个调制器时钟周期 |
| 0000 0010 = 2d | 输入通道 1 相位校准延迟设置为两个调制器时钟周期 |
| … | … |
| 1111 1110 = 254d | 输入通道 1 相位校准延迟设置为 254 个调制器时钟周期 |
| 1111 1111 = 255d | 输入通道 1 相位校准延迟设置为 255 个调制器时钟周期 |
同样，可以分别使用 CH2_PCAL (P0_R69) 到 CH8_PCAL (P0_R99) 寄存器位来配置输入通道 2 到通道 8 的通道相位校准设置。
当模拟输入和 PDM 输入一起用于同步转换时，不得使用相位校准功能。