ZHCSPM7A January   2022  – October 2024 TAA5242

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求:TDM、I2S 或 LJ 接口
    7. 5.7 开关特性:TDM、I2S 或 LJ 接口
    8. 5.8 时序图
    9. 5.9 典型特性
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 硬件控制
      2. 6.3.2 音频串行接口
        1. 6.3.2.1 时分多路复用 (TDM) 音频接口
        2. 6.3.2.2 IC 间音频 (I2S) 接口
        3. 6.3.2.3 左对齐 (LJ) 接口
      3. 6.3.3 锁相环 (PLL) 和时钟生成
      4. 6.3.4 模拟输入配置
      5. 6.3.5 基准电压
      6. 6.3.6 集成麦克风偏置
      7. 6.3.7 信号链处理
        1. 6.3.7.1 可配置数字抽取滤波器
          1. 6.3.7.1.1 线性相位滤波器
            1. 6.3.7.1.1.1 采样速率:8kHz 或 7.35kHz
            2. 6.3.7.1.1.2 采样速率:16kHz 或 14.7kHz
            3. 6.3.7.1.1.3 采样速率:24kHz 或 22.05kHz
            4. 6.3.7.1.1.4 采样速率:32kHz 或 29.4kHz
            5. 6.3.7.1.1.5 采样速率:48kHz 或 44.1kHz
            6. 6.3.7.1.1.6 采样速率:96kHz 或 88.2kHz
            7. 6.3.7.1.1.7 采样速率:192kHz 或 176.4kHz
          2. 6.3.7.1.2 低延迟滤波器
            1. 6.3.7.1.2.1 采样速率:24kHz 或 22.05kHz
            2. 6.3.7.1.2.2 采样速率:32kHz 或 29.4kHz
            3. 6.3.7.1.2.3 采样速率:48kHz 或 44.1kHz
            4. 6.3.7.1.2.4 采样速率:96kHz 或 88.2kHz
            5. 6.3.7.1.2.5 采样速率:192kHz 或 176.4kHz
        2. 6.3.7.2 可编程数字高通滤波器
    4. 6.4 器件功能模式
      1. 6.4.1 工作模式
  8. 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 应用
      2. 7.2.2 设计要求
      3. 7.2.3 详细设计过程
      4. 7.2.4 应用性能曲线图
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

布局指南

每个系统设计和印刷电路板 (PCB) 布局布线都是独一无二的。必须在特定 PCB 设计的背景下仔细审查布局。但是,以下指南可以优化器件性能:

  • 将散热焊盘连接至地。使用过孔布局将器件散热焊盘(即器件正下方的区域)连接到接地平面。该连接有助于散发器件产生的热量。
  • 在 VSS 和 VSSA 之间使用相同的接地,以避免它们之间存在任何电势电压差。
  • 电源的去耦电容器必须放置在靠近器件引脚的位置。
  • 在 PCB 上以差分方式路由模拟差分音频信号,以获得更好的抗噪性。避免数字和模拟信号交叉,以防止出现不良串扰。
  • 尽可能避免在 INxx 引脚附近运行高频时钟和控制信号。
  • 必须使用外部电容器对器件内部基准电压进行滤波。将滤波电容器放置在 VREF 引脚附近以获得良好性能。
  • 在为多个麦克风布线偏置或电源引线时,直接分接 MICBIAS 引脚以避免公共阻抗,从而避免麦克风之间的耦合。
  • 提供从 VREF 和 MICBIAS 外部电容器接地端子到 VSS 引脚的直接连接。
  • 将 MICBIAS 电容器(具有低等效串联电阻)放置在靠近具有最小引线阻抗的器件处。
  • 使用接地平面为器件和去耦电容器之间的电源和信号电流提供最低阻抗。将器件正下方的区域视为器件的中心接地区域,所有器件接地必须直接连接到该区域。