ZHCSPM1 December   2023 TAC5112

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  时序要求：I2C 接口
    7. 6.7  开关特性：I2C 接口
    8. 6.8  时序要求：SPI 接口
    9. 6.9  开关特性：SPI 接口
    10. 6.10 时序要求：TDM、I2S 或 LJ 接口
    11. 6.11 开关特性：TDM、I2S 或 LJ 接口
    12. 6.12 时序要求：PDM 数字麦克风接口
    13. 6.13 开关特性：PDM 数字麦克风接口
    14. 6.14 时序图
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 串行接口
        1. 7.3.1.1 控制串行接口
        2. 7.3.1.2 音频串行接口
          1. 7.3.1.2.1 时分多路复用 (TDM) 音频接口
          2. 7.3.1.2.2 IC 间音频 (I2S) 接口
          3. 7.3.1.2.3 左对齐 (LJ) 接口
        3. 7.3.1.3 通过共享总线使用多个器件
      2. 7.3.2 锁相环 (PLL) 和时钟生成
      3. 7.3.3 输入通道配置
      4. 7.3.4 输出通道配置
      5. 7.3.5 基准电压
      6. 7.3.6 可编程麦克风偏置
      7. 7.3.7 信号链处理
        1. 7.3.7.1 ADC 信号链
          1. 7.3.7.1.1 可编程通道增益和数字音量控制
          2. 7.3.7.1.2 可编程通道增益校准
          3. 7.3.7.1.3 可编程通道相位校准
          4. 7.3.7.1.4 可编程数字高通滤波器
          5. 7.3.7.1.5 可编程数字双二阶滤波器
          6. 7.3.7.1.6 可编程通道加法器和数字混频器
          7. 7.3.7.1.7 可配置数字抽取滤波器
            1. 7.3.7.1.7.1 线性相位滤波器
              1. 7.3.7.1.7.1.1 采样速率：16kHz 或 14.7kHz
              2. 7.3.7.1.7.1.2 采样速率：24kHz 或 22.05kHz
              3. 7.3.7.1.7.1.3 采样速率：32kHz 或 29.4kHz
              4. 7.3.7.1.7.1.4 采样速率：48kHz 或 44.1kHz
              5. 7.3.7.1.7.1.5 采样速率：96kHz 或 88.2kHz
              6. 7.3.7.1.7.1.6 采样速率：384kHz 或 352.8kHz
        2. 7.3.7.2 DAC 信号链
          1. 7.3.7.2.1 可编程通道增益和数字音量控制
          2. 7.3.7.2.2 可编程通道增益校准
          3. 7.3.7.2.3 可编程数字高通滤波器
          4. 7.3.7.2.4 可编程数字双二阶滤波器
          5. 7.3.7.2.5 可编程数字混频器
          6. 7.3.7.2.6 可配置数字内插滤波器
            1. 7.3.7.2.6.1 线性相位滤波器
              1. 7.3.7.2.6.1.1 采样速率：16kHz 或 14.7kHz
              2. 7.3.7.2.6.1.2 采样速率：24kHz 或 22.05kHz
              3. 7.3.7.2.6.1.3 采样速率：32kHz 或 29.4kHz
              4. 7.3.7.2.6.1.4 采样速率：48kHz 或 44.1kHz
              5. 7.3.7.2.6.1.5 采样速率：96kHz 或 88.2kHz
              6. 7.3.7.2.6.1.6 采样速率：384kHz 或 352.8kHz
      8. 7.3.8 中断、状态和数字 I/O 引脚多路复用
    4. 7.4 器件功能模式
    5. 7.5 寄存器映射
      1. 7.5.1 TAC5212 寄存器
      2. 7.5.2 TAC5212 寄存器
      3. 7.5.3 TAC5212 寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 应用
      2. 8.2.2 设计要求
      3. 8.2.3 详细设计过程
  10. 9 电源相关建议
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.11 开关特性：TDM、I2S 或 LJ 接口

TA = 25°C、IOVDD = 3.3V 或 1.8V 且所有输出端均具有 20pF 负载（除非另有说明）；时序图详见 TBD
参数 测试条件 最小值 典型值 最大值 单位
td(SDOUT-BCLK) BCLK 到 SDOUT 延迟 BCLK 的 50% 至 SDOUT 的 50%，IOVDD = 1.8V 18 ns
BCLK 的 50% 至 SDOUT 的 50%，IOVDD = 3.3V 14
td(SDOUT-FSYNC) TDM 或 LJ 模式下的 FSYNC 到 SDOUT 延迟（对于 TX_OFFSET = 0 的 MSB 数据） FSYNC 的 50% 至 SDOUT 的 50%，IOVDD = 1.8V 18 ns
FSYNC 的 50% 至 SDOUT 的 50%，IOVDD = 3.3V 14
f(BCLK) BCLK 输出时钟频率；主模式 (1) 24.576 MHz
tH(BCLK) BCLK 高电平脉冲持续时间；主模式 IOVDD = 1.8V 14 ns
IOVDD = 3.3V 14
tL(BCLK) BCLK 低电平脉冲持续时间；主模式 IOVDD = 1.8V 14 ns
IOVDD = 3.3V 14
td(FSYNC) BCLK 至 FSYNC 延迟；主模式 BCLK 的 50% 至 FSYNC 的 50%，IOVDD = 1.8V 18 ns
BCLK 的 50% 至 FSYNC 的 50%，IOVDD = 3.3V 14
tr(BCLK) BCLK 上升时间；主模式 10% - 90% 上升时间，IOVDD = 1.8V 10 ns
10% - 90% 上升时间，IOVDD = 3.3V 10
tf(BCLK) BCLK 下降时间；主模式 90% - 10% 下降时间，IOVDD = 1.8V 8 ns
90% - 10% 下降时间，IOVDD = 3.3V 8
(1) 如果 SDOUT 数据线锁存在与器件用于传输 SDOUT 数据的边沿相反的 BCLK 边沿极性上，则 BCLK 输出时钟频率必须低于 18.5MHz（以满足时序规格）。
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |