标准 I²S 协议仅针对两个通道进行定义：左通道和右通道。在 I²S 模式下，左时隙 0 的 MSB 会在 FSYNC 下降 沿之后第二个周期中的 BCLK 下降沿上传输。右时隙 0 的 MSB 会在 FSYNC 上升 沿之后第二个周期中的 BCLK 下降沿上传输。后续的每个数据位都在 BCLK 的下降沿传输。在主模式下，FSYNC 在 BCLK 的上升沿传输。图 8-4 和图 8-5 显示了在从器件和主器件工作模式下 I²S 工作的协议时序。

图 8-4 目标模式下的 I²S 模式协议时序（MD0 对地短路）

图 8-5 控制器模式下的 I²S 协议时序（MD0 短接至 AVDD）

为了使音频总线在 I²S 模式下正常工作，每帧的位时钟数必须大于或等于活动输出通道的数量（包括左右时隙）乘以输出通道数据的 32 位字长。器件 FSYNC 低电平脉冲必须是大于或等于活动左时隙数量乘以 32 位数据字长的 BCLK 周期数。同样，FSYNC 高电平脉冲必须是大于或等于活动右时隙数量乘以 32 位数据字长的 BCLK 周期数。器件在 SDOUT 上为额外的未使用位时钟周期发送零数据值。