ZHCSPM5 December 2023 TAC5242
ADVANCE INFORMATION
IOVDD 和 AVDD 电源轨之间的电源序列可以按任何顺序应用。然而,只有当所有模式引脚都稳定后,才可以启动时钟来初始化器件。
对于电源上电要求,t1、t2 和 t3 必须至少为 2ms 才能让器件初始化内部寄存器。有关器件电源稳定至建议的工作电压电平后,该器件如何在各种模式下运行的详细信息,请参阅节 8.4。对于电源断电要求,t4、t5 和 t6 必须至少为 10ms。该时序(如图 10-1 所示)允许器件慢慢降低录音数据的音量,关闭模拟和数字块,以及将器件置于低功耗模式。
确保电源斜坡速率低于 0.1V/μs,并且断电和上电事件之间的等待时间至少为 100ms。
TAC5242 通过集成片上数字稳压器 DREG 和模拟稳压器 AREG,支持单 AVDD 电源运行。