ZHCSPM5A December   2023  – November 2024 TAC5242

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较表
  6. 引脚配置和功能
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求:TDM、I2S 或 LJ 接口
    7. 6.7 开关特性:TDM、I2S 或 LJ 接口
    8. 6.8 时序图
    9. 6.9 典型特性
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 硬件控制
      2. 7.3.2 音频串行接口
        1. 7.3.2.1 时分多路复用 (TDM) 音频接口
        2. 7.3.2.2 IC 间音频 (I2S) 接口
        3. 7.3.2.3 左对齐 (LJ) 接口
      3. 7.3.3 锁相环 (PLL) 和时钟生成
      4. 7.3.4 模拟输入和输出配置
      5. 7.3.5 基准电压
      6. 7.3.6 集成麦克风偏置
      7. 7.3.7 ADC 信号链
        1. 7.3.7.1 数字高通滤波器
        2. 7.3.7.2 可配置数字抽取滤波器
          1. 7.3.7.2.1 线性相位滤波器
            1. 7.3.7.2.1.1 采样速率:8kHz 或 7.35kHz
            2. 7.3.7.2.1.2 采样速率:16kHz 或 14.7kHz
            3. 7.3.7.2.1.3 采样速率:24kHz 或 22.05kHz
            4. 7.3.7.2.1.4 采样速率:32kHz 或 29.4kHz
            5. 7.3.7.2.1.5 采样速率:48kHz 或 44.1kHz
            6. 7.3.7.2.1.6 采样速率:96kHz 或 88.2kHz
            7. 7.3.7.2.1.7 采样速率:192kHz 或 176.4kHz
          2. 7.3.7.2.2 低延迟滤波器
            1. 7.3.7.2.2.1 采样速率:24kHz 或 22.05kHz
            2. 7.3.7.2.2.2 采样速率:32kHz 或 29.4kHz
            3. 7.3.7.2.2.3 采样速率:48kHz 或 44.1kHz
            4. 7.3.7.2.2.4 采样速率:96kHz 或 88.2kHz
            5. 7.3.7.2.2.5 采样速率:192kHz 或 176.4kHz
      8. 7.3.8 DAC 信号链
        1. 7.3.8.1 数字内插滤波器
          1. 7.3.8.1.1 线性相位滤波器
            1. 7.3.8.1.1.1 采样速率:8kHz 或 7.35kHz
            2. 7.3.8.1.1.2 采样速率:16kHz 或 14.7kHz
            3. 7.3.8.1.1.3 采样速率:24kHz 或 22.05kHz
            4. 7.3.8.1.1.4 采样速率:32kHz 或 29.4kHz
            5. 7.3.8.1.1.5 采样速率:48kHz 或 44.1kHz
            6. 7.3.8.1.1.6 采样速率:96kHz 或 88.2kHz
            7. 7.3.8.1.1.7 采样速率:192kHz 或 176.4kHz
          2. 7.3.8.1.2 低延迟滤波器
            1. 7.3.8.1.2.1 采样速率:24kHz 或 22.05kHz
            2. 7.3.8.1.2.2 采样速率:32kHz 或 29.4kHz
            3. 7.3.8.1.2.3 采样速率:48kHz 或 44.1kHz
            4. 7.3.8.1.2.4 采样速率:96kHz 或 88.2kHz
            5. 7.3.8.1.2.5 采样速率:192kHz 或 176.4kHz
    4. 7.4 器件功能模式
      1. 7.4.1 工作模式
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 应用
      2. 8.2.2 设计要求
      3. 8.2.3 详细设计过程
      4. 8.2.4 应用性能曲线图
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

详细设计过程

本节介绍了为此特定应用配置 TAC5242 的必要步骤。

  1. 音频串行接口 (ASI) 模式基于 MD0 引脚设置进行配置,该设置需要与电源一起提供。将 MD0 配置为使用适当的电阻值上拉至 AVDD 或下拉至 VSS。对于此应用示例,将 MD0 配置为接地。
  2. 为器件通电:
    1. 为 IOVDD 和 AVDD 电源上电。
    2. 确保电源上电后 MD0 引脚设置保持稳定并等待至少 2ms,以让器件为此运行模式进行初始化。
    3. 器件现在进入睡眠模式(低功耗模式 < 1.5mA)
  3. 根据系统要求配置模式引脚 MD1 至 MD5:
    1. 在 MD1 至 MD5 引脚上,根据所需配置上拉至 IOVDD 或下拉至 VSS。针对此应用的用例,MD1 至 MD5 引脚接地。
  4. 施加 ASI 时钟信号(BCLK 和 FSYNC)来唤醒器件。
  5. 要将器件重新置于睡眠模式,请停止时钟:
    1. 等待至少 100ms,让器件完成内部关断序列。
    2. 根据要求将 MD1 至 MD5 引脚设置来更改器件配置。
  6. 要更改 ASI 模式,请重新配置 MD0 引脚并对器件执行下电上电操作。
  7. 根据模式转换要求,重复步骤 1-6。