ZHCSPN4 January   2024 TAC5411-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  时序要求：I2C 接口
    7. 5.7  开关特性：I2C 接口
    8. 5.8  时序要求：SPI 接口
    9. 5.9  开关特性：SPI 接口
    10. 5.10 时序要求：TDM、I2S 或 LJ 接口
    11. 5.11 开关特性：TDM、I2S 或 LJ 接口
    12. 5.12 时序要求：PDM 数字麦克风接口
    13. 5.13 开关特性：PDM 数字麦克风接口
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  串行接口
        1. 6.3.1.1 控制串行接口
        2. 6.3.1.2 音频串行接口
          1. 6.3.1.2.1 时分多路复用 (TDM) 音频接口
          2. 6.3.1.2.2 IC 间音频 (I2S) 接口
          3. 6.3.1.2.3 左对齐 (LJ) 接口
      2. 6.3.2  通过共享总线使用多个器件
      3. 6.3.3  锁相环 (PLL) 和时钟生成
      4. 6.3.4  输入通道配置
      5. 6.3.5  基准电压
      6. 6.3.6  麦克风偏置
      7. 6.3.7  输入直流故障诊断
        1. 6.3.7.1 故障条件
          1. 6.3.7.1.1 输入引脚接地短路
          2. 6.3.7.1.2 输入引脚短接至 MICBIAS
          3. 6.3.7.1.3 开路输入
          4. 6.3.7.1.4 INxP 和 INxM 之间短接
          5. 6.3.7.1.5 输入引脚过压
          6. 6.3.7.1.6 输入引脚短接至 VBAT_IN
        2. 6.3.7.2 故障报告
          1. 6.3.7.2.1 过流和过热保护
      8. 6.3.8  信号链处理
        1. 6.3.8.1 ADC 信号链
          1. 6.3.8.1.1 可编程通道增益和数字音量控制
          2. 6.3.8.1.2 可编程通道增益校准
          3. 6.3.8.1.3 可编程通道相位校准
          4. 6.3.8.1.4 可编程数字高通滤波器
          5. 6.3.8.1.5 可编程数字双二阶滤波器
          6. 6.3.8.1.6 可编程通道加法器和数字混频器
          7. 6.3.8.1.7 可配置数字抽取滤波器
            1. 6.3.8.1.7.1 线性相位滤波器
              1. 6.3.8.1.7.1.1 采样速率：16kHz 或 14.7kHz
              2. 6.3.8.1.7.1.2 采样速率：24kHz 或 22.05kHz
              3. 6.3.8.1.7.1.3 采样速率：32kHz 或 29.4kHz
              4. 6.3.8.1.7.1.4 采样速率：48kHz 或 44.1kHz
              5. 6.3.8.1.7.1.5 采样速率：96kHz 或 88.2kHz
              6. 6.3.8.1.7.1.6 采样速率：384kHz 或 352.8kHz
      9. 6.3.9  DAC 信号链
        1. 6.3.9.1 可编程通道增益和数字音量控制
        2. 6.3.9.2 可编程通道增益校准
        3. 6.3.9.3 可编程数字高通滤波器
        4. 6.3.9.4 可编程数字双二阶滤波器
        5. 6.3.9.5 可编程数字混频器
        6. 6.3.9.6 可配置数字内插滤波器
          1. 6.3.9.6.1 线性相位滤波器
            1. 6.3.9.6.1.1 采样速率：16kHz 或 14.7kHz
            2. 6.3.9.6.1.2 采样速率：24kHz 或 22.05kHz
            3. 6.3.9.6.1.3 采样速率：32kHz 或 29.4kHz
            4. 6.3.9.6.1.4 采样速率：48kHz 或 44.1kHz
            5. 6.3.9.6.1.5 采样速率：96kHz 或 88.2kHz
            6. 6.3.9.6.1.6 采样速率：384kHz 或 352.8kHz
      10. 6.3.10 中断、状态和数字 I/O 引脚多路复用
  8. 7 寄存器映射
    1. 7.1 页 0 寄存器
    2. 7.2 页 1 寄存器
    3. 7.3 Page_3 寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 应用
      2. 8.2.2 设计要求
      3. 8.2.3 详细设计过程
  10. 9 电源相关建议
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 卷带包装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.1 页 0 寄存器

表 7-1 列出了页 0 寄存器的存储器映射寄存器。表 7-1 中未列出的所有寄存器偏移地址都应视为保留的位置，并且不应修改寄存器内容。

表 7-1 页 0 寄存器
地址首字母缩写词寄存器名称复位值部分
0x0PAGE_CFG器件页寄存器0x00节 7.1.1
0x1SW_RESET软件复位寄存器0x00节 7.1.2
0x2VREF_CFG0x00节 7.1.3
0x3AVDD_IOVDD_STS0x00节 7.1.4
0x4MISC_CFG0x00节 7.1.5
0x5MISC_CFG10x15节 7.1.6
0x6DAC_CFG_A0DAC DEPOP 配置寄存器0x55节 7.1.7
0x7MISC_CFG0其他配置寄存器0x00节 7.1.8
0xAGPIO1_CFG0GPIO1 配置寄存器 00x32节 7.1.9
0xCGPO1A_CFG0GPO1A 配置寄存器 00x00节 7.1.10
0xDGPI_CFGGPI1 配置寄存器 00x00节 7.1.11
0xEGPO_GPI_VALGPIO、GPO 输出值寄存器0x00节 7.1.12
0xFINTF_CFG0接口配置寄存器 00x00节 7.1.13
0x10INTF_CFG1接口配置寄存器 10x52节 7.1.14
0x11INTF_CFG2接口配置寄存器 20x80节 7.1.15
0x12INTF_CFG3接口配置寄存器 30x00节 7.1.16
0x13INTF_CFG4接口配置寄存器 30x00节 7.1.17
0x14INTF_CFG5接口配置寄存器 40x00节 7.1.18
0x15INTF_CFG6接口配置寄存器 50x00节 7.1.19
0x18ASI_CFG0ASI 配置寄存器 00x40节 7.1.20
0x19ASI_CFG1ASI 配置寄存器 10x00节 7.1.21
0x1APASI_CFG0主要 ASI 配置寄存器 00x30节 7.1.22
0x1BPASI_TX_CFG0PASI TX 配置寄存器 00x00节 7.1.23
0x1CPASI_TX_CFG1PASI TX 配置寄存器 10x00节 7.1.24
0x1DPASI_TX_CFG2PASI TX 配置寄存器 20x00节 7.1.25
0x1EPASI_TX_CH1_CFGPASI TX 通道 1 配置寄存器0x20节 7.1.26
0x1FPASI_TX_CH2_CFGPASI TX 通道 2 配置寄存器0x21节 7.1.27
0x20PASI_TX_CH3_CFGPASI TX 通道 3 配置寄存器0x02节 7.1.28
0x21PASI_TX_CH4_CFGPASI TX 通道 4 配置寄存器0x03节 7.1.29
0x22PASI_TX_CH5_CFGPASI TX 通道 5 配置寄存器0x04节 7.1.30
0x23PASI_TX_CH6_CFGPASI TX 通道 6 配置寄存器0x05节 7.1.31
0x24PASI_TX_CH7_CFGPASI TX 通道 7 配置寄存器0x06节 7.1.32
0x25PASI_TX_CH8_CFGPASI TX 通道 8 配置寄存器0x07节 7.1.33
0x26PASI_RX_CFG0PASI RX 配置寄存器 00x00节 7.1.34
0x27PASI_RX_CFG1PASI RX 配置寄存器 10x00节 7.1.35
0x28PASI_RX_CH1_CFGPASI RX 通道 1 配置寄存器0x20节 7.1.36
0x29PASI_RX_CH2_CFGPASI RX 通道 2 配置寄存器0x21节 7.1.37
0x2APASI_RX_CH3_CFGPASI RX 通道 3 配置寄存器0x02节 7.1.38
0x2BPASI_RX_CH4_CFGPASI RX 通道 4 配置寄存器0x03节 7.1.39
0x2CPASI_RX_CH5_CFGPASI RX 通道 5 配置寄存器0x04节 7.1.40
0x2DPASI_RX_CH6_CFGPASI RX 通道 6 配置寄存器0x05节 7.1.41
0x2EPASI_RX_CH7_CFGPASI RX 通道 7 配置寄存器0x06节 7.1.42
0x2FPASI_RX_CH8_CFGPASI RX 通道 8 配置寄存器0x07节 7.1.43
0x32CLK_CFG0时钟配置寄存器 00x00节 7.1.44
0x33CLK_CFG1时钟配置寄存器 10x00节 7.1.45
0x34CLK_CFG2时钟配置寄存器 20x40节 7.1.46
0x35CNT_CLK_CFG0控制器模式时钟配置寄存器 00x00节 7.1.47
0x36CNT_CLK_CFG1控制器模式时钟配置寄存器 10x00节 7.1.48
0x37CNT_CLK_CFG2控制器模式时钟配置寄存器 20x20节 7.1.49
0x38CNT_CLK_CFG3控制器模式时钟配置寄存器 30x00节 7.1.50
0x39CNT_CLK_CFG4控制器模式时钟配置寄存器 40x00节 7.1.51
0x3ACNT_CLK_CFG5控制器模式时钟配置寄存器 50x00节 7.1.52
0x3BCNT_CLK_CFG6控制器模式时钟配置寄存器 60x00节 7.1.53
0x3CCLK_ERR_STS0时钟错误和状态寄存器 00x00节 7.1.54
0x3DCLK_ERR_STS1时钟错误和状态寄存器 10x00节 7.1.55
0x3ECLK_DET_STS0时钟比率检测寄存器 00x00节 7.1.56
0x3FCLK_DET_STS1时钟比率检测寄存器 10x00节 7.1.57
0x40CLK_DET_STS2时钟比率检测寄存器 20x00节 7.1.58
0x41CLK_DET_STS3时钟比率检测寄存器 30x00节 7.1.59
0x42INT_CFG中断配置寄存器0x00节 7.1.60
0x43DAC_FLT_CFG中断配置寄存器0x50节 7.1.61
0x4BADC_DAC_MISC_CFGADC 过载响应配置寄存器0x00节 7.1.62
0x4DVREF_CFGPower Tune 配置寄存器 00x00节 7.1.3
0x4EPWR_TUNE_CFG0Power Tune 配置寄存器 00x00节 7.1.63
0x4FPWR_TUNE_CFG1Power Tune 配置寄存器 10x00节 7.1.64
0x50ADC_CH1_CFG0ADC 通道 1 配置寄存器 00x00节 7.1.65
0x52ADC_CH1_CFG2ADC 通道 1 配置寄存器 20xA1节 7.1.66
0x53ADC_CH1_CFG3ADC 通道 1 配置寄存器 30x80节 7.1.67
0x54ADC_CH1_CFG4ADC 通道 1 配置寄存器 40x00节 7.1.68
0x55ADC_CH2_CFG0ADC 通道 2 配置寄存器 00x00节 7.1.69
0x57ADC_CH2_CFG2通道 2 配置寄存器 20xA1节 7.1.70
0x58ADC_CH2_CFG3ADC 通道 2 配置寄存器 30x80节 7.1.71
0x59ADC_CH2_CFG4ADC 通道 2 配置寄存器 40x00节 7.1.72
0x5AADC_CH3_CFG0ADC 通道 3 配置寄存器 00x00节 7.1.73
0x5BADC_CH3_CFG2ADC 通道 3 配置寄存器 20xA1节 7.1.74
0x5CADC_CH3_CFG3ADC 通道 3 配置寄存器 30x80节 7.1.75
0x5DADC_CH3_CFG4ADC 通道 3 配置寄存器 40x00节 7.1.76
0x5EADC_CH4_CFG0ADC 通道 4 配置寄存器 00x00节 7.1.77
0x5FADC_CH4_CFG2通道 4 配置寄存器 20xA1节 7.1.78
0x60ADC_CH4_CFG3ADC 通道 4 配置寄存器 30x80节 7.1.79
0x61ADC_CH4_CFG4ADC 通道 4 配置寄存器 40x00节 7.1.80
0x64OUT1x_CFG0通道 OUT1x 配置寄存器 00x20节 7.1.81
0x65OUT1x_CFG1通道 OUT1x 配置寄存器 10x20节 7.1.82
0x66OUT1x_CFG2通道 OUT2x 配置寄存器 20x20节 7.1.83
0x67DAC_CH1A_CFG0DAC 通道 1A 配置寄存器 00xC9节 7.1.84
0x68DAC_CH1A_CFG1DAC 通道 1A 配置寄存器 10x80节 7.1.85
0x69DAC_CH1B_CFG0DAC 通道 1B 配置寄存器 00xC9节 7.1.86
0x6ADAC_CH1B_CFG1DAC 通道 1B 配置寄存器 10x80节 7.1.87
0x6BOUT2x_CFG0通道 OUT2x 配置寄存器 00x20节 7.1.88
0x6COUT2x_CFG1通道 OUT2x 配置寄存器 10x20节 7.1.89
0x6DOUT2x_CFG2通道 OUT2x 配置寄存器 20x20节 7.1.90
0x6EDAC_CH2A_CFG0DAC 通道 2A 配置寄存器 00xC9节 7.1.91
0x6FDAC_CH2A_CFG1DAC 通道 2A 配置寄存器 10x80节 7.1.92
0x70DAC_CH2B_CFG0DAC 通道 2B 配置寄存器 00xC9节 7.1.93
0x71DAC_CH2B_CFG1DAC 通道 2B 配置寄存器 10x80节 7.1.94
0x72DSP_CFG0DSP 配置寄存器 00x18节 7.1.95
0x73DSP_CFG1DSP 配置寄存器 00x18节 7.1.96
0x76CH_EN通道使能配置寄存器0xCC节 7.1.97
0x77DYN_PUPD_CFG上电配置寄存器0x00节 7.1.98
0x78PWR_CFG上电配置寄存器0x00节 7.1.99
0x79DEV_STS0器件状态值寄存器 00x00节 7.1.100
0x7ADEV_STS1器件状态值寄存器 10x80节 7.1.101
0x7EI2C_CKSUMI2C 校验和寄存器0x00节 7.1.102

7.1.1 PAGE_CFG 寄存器（地址 = 0x0）[复位 = 0x00]

图 7-1 中显示了 PAGE_CFG，表 7-2 中对此进行了介绍。

返回到汇总表。

器件存储器映射分为多个页面。该寄存器设置页。

图 7-1 PAGE_CFG 寄存器
76543210
PAGE[7:0]
R/W-00000000b
表 7-2 PAGE_CFG 寄存器字段说明
位字段类型复位说明
7-0PAGE[7:0]R/W0x0这些位设置器件页。
0d = 第 0 页
1d = 第 1 页
2d 至 254d = 第 2 页至第 254 页
255d = 第 255 页

7.1.2 SW_RESET 寄存器（地址 = 0x1）[复位 = 0x00]

图 7-2 中显示了 SW_RESET，表 7-3 中对此进行了介绍。

返回到汇总表。

该寄存器是软件复位寄存器。软件复位置为有效会将所有寄存器值置于其默认上电复位 (POR) 状态。

图 7-2 SW_RESET 寄存器
76543210
RESERVEDSW_RESET
R-0000000bR/W-0b
表 7-3 SW_RESET 寄存器字段说明
位字段类型复位说明
7-1RESERVEDR0x0保留位；仅写入复位值
0SW_RESETR/W0x0软件复位。此位可自行清除。
0d = 不复位
1d = 将所有寄存器复位为其复位值

7.1.3 VREF_CFG 寄存器（地址 = 0x2）[复位 = 0x00]

图 7-3 中显示了 VREF_CFG，表 7-4 中对此进行了介绍。

返回到汇总表。

图 7-3 VREF_CFG 寄存器
76543210
RESERVEDVREF_QCHG[1:0]SLEEP_EXIT_VREF_ENAVDD_MODEIOVDD_IO_MODESLEEP_ENZ
R-00bR/W-00bR/W-0bR/W-0bR/W-0bR/W-0b
表 7-4 VREF_CFG 寄存器字段说明
位字段类型复位说明
7-6RESERVEDR0x0保留位；仅写入复位值
5-4VREF_QCHG[1:0]R/W0x0VREF 外部电容器的快速充电持续时间使用 200Ω 的内部串联电阻来设置。
0d = VREF 快速充电持续时间为 3.5ms（典型值）
1d = VREF 快速充电持续时间为 10ms（典型值）
2d = VREF 快速充电持续时间为 50ms（典型值）
3d = VREF 快速充电持续时间为 100ms（典型值）
3SLEEP_EXIT_VREF_ENR/W0x0睡眠模式退出配置
0d = 仅启用 DREG
1d = 启用 DREG 和 VREF
2AVDD_MODER/W0x0AVDD 模式配置。
0d = 使用内部 AREG 稳压器（应在 AVDD > 2V 时使用）
1d = AVDD 1.8V 直接用于 AREG（对于 AVDD 1.7V-1.9V，严格使用此设置）
1IOVDD_IO_MODER/W0x0IOVDD 模式配置。
0d = 3.3V/1.8V/1.2V 时的 IOVDD（在 1.8V 和 1.2V 时速度限制适用）
1d = 仅 1.8V/1.2V 时的 IOVDD（无速度限制 - 在 IOVDD > 2V 时完全不要使用此设置）。
0SLEEP_ENZR/W0x0睡眠模式设置。
0d = 器件处于睡眠模式
1d = 器件未处于睡眠模式

7.1.4 AVDD_IOVDD_STS 寄存器（地址 = 0x3）[复位 = 0x00]

图 7-4 中显示了 AVDD_IOVDD_STS，表 7-5 中对此进行了介绍。

返回到汇总表。

图 7-4 AVDD_IOVDD_STS 寄存器
76543210
AVDD_MODE_STSIOVDD_IO_MODE_STSRESERVEDBRWNOUT_SHDN_STSBRWNOUT_SHDN_EXIT_SLEEP
R-0bR-0bR-0000bR-0bR/W-0b
表 7-5 AVDD_IOVDD_STS 寄存器字段说明
位字段类型复位说明
7AVDD_MODE_STSR0x0AVDD 模式状态标志寄存器。
0d = AVDD_MODE 取决于配置
1d = AVDD > 2V（AVDD_MODE 强制设置为 0d）
6IOVDD_IO_MODE_STSR0x0IOVDD 模式状态标志寄存器。
0d = IOVDD_MODE 取决于配置
1d = IOVDD > 2V（IOVDD_IO_MODE 强制设置为 0d）
5-2RESERVEDR0x0保留位；仅写入复位值
1BRWNOUT_SHDN_STSR0x0Brwnout 关断状态
0d =无 Brwnout 关断
1d = Brwnout 关断
0BRWNOUT_SHDN_EXIT_SLEEPR/W0x0Brwnout 关断睡眠退出配置
0d = 保持睡眠模式
1d = 退出睡眠模式

7.1.5 MISC_CFG 寄存器（地址 = 0x4）[复位 = 0x00]

图 7-5 中显示了 MISC_CFG，表 7-6 中对此进行了介绍。

返回到汇总表。

图 7-5 MISC_CFG 寄存器
76543210
RESERVEDRESERVEDRESERVEDRESERVEDRESERVEDRESERVEDI2C_BRDCAST_ENRESERVED
R-0bR-0bR-0bR-0bR-0bR-0bR/W-0bR-0b
表 7-6 MISC_CFG 寄存器字段说明
位字段类型复位说明
7RESERVEDR0x0保留位；仅写入复位值
6RESERVEDR0x0保留位；仅写入复位值
5RESERVEDR0x0保留位；仅写入复位值
4RESERVEDR0x0保留位；仅写入复位值
3RESERVEDR0x0保留位；仅写入复位值
2RESERVEDR0x0保留位；仅写入复位值
1I2C_BRDCAST_ENR/W0x0I2C 广播寻址设置。
0d = 禁用 I2C 广播模式
1d = 启用 I2C 广播模式；I2C 目标地址固定，引脚控制的 LSB 位为‘0’
0RESERVEDR0x0保留位；仅写入复位值

7.1.6 MISC_CFG1 寄存器（地址 = 0x5）[复位 = 0x15]

图 7-6 中显示了 MISC_CFG1，表 7-7 中对此进行了介绍。

返回到汇总表。

图 7-6 MISC_CFG1 寄存器
76543210
INCAP_QCHG[1:0]SHDN_CFG[1:0]DREG_KA_TIME[1:0]RESERVED
R/W-00bR/W-01bR/W-01bR-00b
表 7-7 MISC_CFG1 寄存器字段说明
位字段类型复位说明
7-6INCAP_QCHG[1:0]R/W0x0外部交流耦合电容器的快速充电持续时间使用 800Ω 的内部串联电阻来设置。
0d = INxP、INxM 快速充电持续时间为 2.5ms（典型值）
1d = INxP、INxM 快速充电持续时间为 12.5ms（典型值）
2d = INxP、INxM 快速充电持续时间为 25ms（典型值）
3d = INxP、INxM 快速充电持续时间为 50ms（典型值）
5-4SHDN_CFG[1:0]R/W0x1关断配置。
0d = IOVDD 置为无效后立即使 DREG 断电
1d = DREG 保持有效，以便在达到超时 (DREG_KA_TIME) 之前彻底断电；在超时之后，强制 DREG 断电
2d = DREG 保持有效，直至器件完全断电
3d = 保留；不使用
3-2DREG_KA_TIME[1:0]R/W0x1这些位设置在 IOVDD 置为无效后 DREG 在多长时间内保持有效状态。
0d = DREG 保持有效状态 30ms（典型值）
1d = DREG 保持有效状态 25ms（典型值）
2d = DREG 保持有效状态 10ms（典型值）
3d = DREG 保持有效状态 5ms（典型值）
1-0RESERVEDR0x0保留位；仅写入复位值

7.1.7 DAC_CFG_A0 寄存器（地址 = 0x6）[复位 = 0x55]

图 7-7 中显示了 DAC_CFG_A0，表 7-8 中对此进行了介绍。

返回到汇总表。

该寄存器配置器件 DAC DEPOP

图 7-7 DAC_CFG_A0 寄存器
76543210
RSERIES_DE_POP[3:0]PWR_UP_TIME_DE_POP[3:0]
R/W-0101bR/W-0101b
表 7-8 DAC_CFG_A0 寄存器字段说明
位字段类型复位说明
7-4RSERIES_DE_POP[3:0]R/W0x5耳机放大器串联电阻选择配置。
0d = 开路
1d = 1K
2d = 2.5K
3d = 0.715k
4d = 10K
5d = 0.91k
6d = 2K
7d = 0.667k
8d = 20K
不使用
不使用
不使用
不使用
不使用
不使用
不使用
3-0PWR_UP_TIME_DE_POP[3:0]R/W0x5耳机放大器外部电容充电时间配置。
0d = 2ms
1d = 4ms
2d = 8ms
3d = 16ms
4d = 50ms
5d = 100ms
6d = 250ms
7d = 500ms
8d = 1s
9d = 5s
10d-15d = 保留

7.1.8 MISC_CFG0 寄存器（地址 = 0x7）[复位 = 0x00]

图 7-8 中显示了 MISC_CFG0，表 7-9 中对此进行了介绍。

返回到汇总表。

该寄存器配置器件 Misc。

图 7-8 MISC_CFG0 寄存器
76543210
DAC_ST_W_CAP_DISDAC_DLYD_PWRUPDAC_DLYD_PWRUP_TIMEHW_RESET_ON_CLK_STOP_ENRESERVED
R/W-0bR/W-0bR/W-0bR/W-0bR-0000b
表 7-9 MISC_CFG0 寄存器字段说明
位字段类型复位说明
7DAC_ST_W_CAP_DISR/W0x0DAC 从直流阻断电容器放电序列开始。
0d = 禁用
1d = 启用
6DAC_DLYD_PWRUPR/W0x0DAC 上电延迟配置
0d = 禁用
1d = 启用（基于 DAC_DLYD_PWRUP_TIME 配置延迟上电）
5DAC_DLYD_PWRUP_TIMER/W0x0DAC 上电延迟时间配置。
0d = 64ms 至 128ms
1d = 256ms 至 512ms
4HW_RESET_ON_CLK_STOP_ENR/W0x0当 CLK_SRC_SEL 选择的时钟在 2ms 配置内不可用时，发出硬复位信号
0d = 禁用
1d = 启用
3-0RESERVEDR0x0保留位；仅写入复位值

7.1.9 GPIO1_CFG0 寄存器（地址 = 0xA）[复位 = 0x32]

图 7-9 中显示了 GPIO1_CFG0，表 7-10 中对此进行了介绍。

返回到汇总表。

该寄存器是 GPIO1 配置寄存器 0。

图 7-9 GPIO1_CFG0 寄存器
76543210
GPIO1_CFG[3:0]RESERVEDGPIO1_DRV[2:0]
R/W-0011bR-0bR/W-010b
表 7-10 GPIO1_CFG0 寄存器字段说明
位字段类型复位说明
7-4GPIO1_CFG[3:0]R/W0x3GPIO1 配置。
0d = 禁用 GPIO1
1d = GPIO1 配置为通用输入 (GPI) 或任何其他输入功能
2d = GPIO1 配置为通用输出 (GPO)
3d = GPIO1 配置为芯片中断输出 (IRQ)
4d = GPIO1 配置为 PDM 时钟输出 (PDMCLK)
5d = GPIO1 配置为主要 ASI DOUT
6d = GPIO1 配置为主要 ASI DOUT2
7d = GPIO1 配置为辅助 ASI DOUT
8d = GPIO1 配置为辅助 ASI DOUT2
9d = GPIO1 配置为辅助 ASI BCLK 输出
10d = GPIO1 配置为辅助 ASI FSYNC 输出
11d = GPIO1 配置为通用 CLKOUT
12d = GPIO1 配置为 PASI DOUT 和 SASI DOUT 多路复用
13d = 对于 DIN 菊花链，GPIO1 配置为 DAISY_OUT
14d 至 15d = 保留
3RESERVEDR0x0保留位；仅写入复位值
2-0GPIO1_DRV[2:0]R/W0x2GPIO1 输出驱动配置。（如果 GPIO1_CFG 配置为 I2S OUT，则无效）
0d = 高阻态输出
1d = 驱动低电平有效和高电平有效
2d = 驱动低电平有效和弱高电平
3d = 驱动低电平有效和高阻态
4d = 驱动弱低电平有效和高电平有效
5d = 驱动高阻态和高电平有效
6d 至 7d =保留；不使用

7.1.10 GPO1A_CFG0 寄存器（地址 = 0xC）[复位 = 0x00]

图 7-10 中显示了 GPO1A_CFG0，表 7-11 中对此进行了介绍。

返回到汇总表。

该寄存器是 GPO1 配置寄存器 0。

图 7-10 GPO1A_CFG0 寄存器
76543210
GPO1A_CFG[3:0]SPI_POCI_CFGGPO1A_DRV[2:0]
R/W-0000bR/W-0bR/W-000b
表 7-11 GPO1A_CFG0 寄存器字段说明
位字段类型复位说明
7-4GPO1A_CFG[3:0]R/W0x0GPO1A 配置。(最大频率限制为 6MHz。对于 SPI 模式，此引脚充当 POCI，以下配置设置不适用）（用作 DOUT 时不支持启用总线保持器）
0d = 禁用 GPO1A
1d = GPO1A 配置为通用输入 (GPI) 或任何其他功能
2d = GPO1A 配置为通用输出 (GPO)
3d = GPO1A 配置为芯片中断输出 (IRQ)
4d = GPO1A 配置为 PDM 时钟输出 (PDMCLK)
5d = GPO1A 配置为主要 ASI DOUT
6d = GPO1A 配置为主要 ASI DOUT2
7d = GPO1A 配置为辅助 ASI DOUT
8d = GPO1A 配置为辅助 ASI DOUT2
9d = GPO1A 配置为辅助 ASI BCLK 输出
10d = GPO1A 配置为辅助 ASI FSYNC 输出
11d = GPO1A 配置为通用 CLKOUT
12d = GPO1A 配置为 PASI DOUT 和 SASI DOUT 多路复用
13d = 对于 DIN 菊花链，GPO1A 配置为 DAISY_OUT
14d 至 15d = 保留
3SPI_POCI_CFGR/W0x0SPI POCI 配置。
0d = GPO1A 引脚用作 SPI POCI 输出（最大频率限制为 6MHz），并忽略 GPO1A_CFG 和 GPO1A_DRV 设置。
0d = GPIO1A 引脚用作高速用例的 SPI POCI 输出，并忽略 GPIO1A_CFG 和 GPIO1A_DRV 设置。
2-0GPO1A_DRV[2:0]R/W0x0GPO1A 输出驱动配置。（如果 GPO1A_CFG 配置为 I2S，则无效）（在自动器件中为 GPO1A，但最大频率限制为 6MHz。对于 SPI 模式，此引脚充当 SSZ，以下配置设置不适用）
0d = 高阻态输出
1d = 驱动低电平有效和高电平有效
2d = 驱动低电平有效和弱高电平
3d = 驱动低电平有效和高阻态
4d = 驱动弱低电平和高电平有效
5d = 驱动高阻态和高电平有效
6d 至 7d =保留；不使用

7.1.11 GPI_CFG 寄存器（地址 = 0xD）[复位 = 0x00]

图 7-11 中显示了 GPI_CFG，表 7-12 中对此进行了介绍。

返回到汇总表。

该寄存器是 GPI1 配置寄存器 0。

图 7-11 GPI_CFG 寄存器
76543210
RESERVEDGPI1A_CFGGPI2A_CFG
R-000000bR/W-0bR/W-0b
表 7-12 GPI_CFG 寄存器字段说明
位字段类型复位说明
7-2RESERVEDR0x0保留位；仅写入复位值
1GPI1A_CFGR/W0x0GPI1A 配置。
0d = 禁用 GPI1A
1d = GPI1A 配置为通用输入 (GPI) 或任何其他输入功能
0GPI2A_CFGR/W0x0GPI2A 配置。
0d = 禁用 GPI2A
1d = GPI2A 配置为通用输入 (GPI) 或任何其他输入功能

7.1.12 GPO_GPI_VAL 寄存器（地址 = 0xE）[复位 = 0x00]

图 7-12 中显示了 GPO_GPI_VAL，表 7-13 中对此进行了介绍。

返回到汇总表。

该寄存器是 GPIO 和 GPO 输出值寄存器。

图 7-12 GPO_GPI_VAL 寄存器
76543210
GPIO1_VALRESERVEDGPO1A_VALRESERVEDGPIO1_MONGPI2A_MONGPI1A_MONRESERVED
R/W-0bR-0bR/W-0bR-0bR-0bR-0bR-0bR-0b
表 7-13 GPO_GPI_VAL 寄存器字段说明
位字段类型复位说明
7GPIO1_VALR/W0x0配置为 GPO 时的 GPIO1 输出值。
0d = 驱动值为 0 的输出
1d = 驱动值为 1 的输出
6RESERVEDR0x0保留位；仅写入复位值
5GPO1A_VALR/W0x0配置为 GPO 时的 GPO1A 输出值。
0d = 驱动值为 0 的输出
1d = 驱动值为 1 的输出
4RESERVEDR0x0保留位；仅写入复位值
3GPIO1_MONR0x0配置为 GPI 时的 GPIO1 监控值。
0d = 输入监控值 0
1d = 输入监控值 1
2GPI2A_MONR0x0配置为 GPI 时的 GPI2A 监控值。
0d = 输入监控值 0
1d = 输入监控值 1
1GPI1A_MONR0x0配置为 GPI 时的 GPI1A 监控值。
0d = 输入监控值 0
1d = 输入监控值 1
0RESERVEDR0x0保留位；仅写入复位值

7.1.13 INTF_CFG0 寄存器（地址 = 0xF）[复位 = 0x00]

图 7-13 中显示了 INTF_CFG0，表 7-14 中对此进行了介绍。

返回到汇总表。

该寄存器是接口配置寄存器 0。

图 7-13 INTF_CFG0 寄存器
76543210
RESERVEDCCLK_SEL[1:0]PASI_DIN2_SEL[2:0]PASI_BCLK_SELPASI_FSYNC_SEL
R-0bR/W-00bR/W-000bR/W-0bR/W-0b
表 7-14 INTF_CFG0 寄存器字段说明
位字段类型复位说明
7RESERVEDR0x0保留位；仅写入复位值
6-5CCLK_SEL[1:0]R/W0x0CCLK 选择配置。
0d = 禁用 cclk
1d = GPIO1
2d = GPI2A
3d = GPI1A
4-2PASI_DIN2_SEL[2:0]R/W0x0主要 ASI DIN2 选择配置。
0d = 禁用主要 ASI DIN2
1d = GPIO1
2d = GPI2A
3d = GPI1A
4d = DOUT
5d = 主要 ASI DIN
6d 至 7d = 保留
1PASI_BCLK_SELR/W0x0主要 ASI BCLK 选择配置。
0d = 主要 ASI BCLK 为 BCLK
1d = 主要 ASI BCLK 为辅助 ASI BCLK
0PASI_FSYNC_SELR/W0x0主要 ASI FSYNC 选择配置。
0d = 主要 ASI FSYNC 为 FSYNC
1d = 主要 ASI FSYNC 为辅助 ASI FSYNC

7.1.14 INTF_CFG1 寄存器（地址 = 0x10）[复位 = 0x52]

图 7-14 中显示了 INTF_CFG1，表 7-15 中对此进行了介绍。

返回到汇总表。

该寄存器是接口配置寄存器 1。

图 7-14 INTF_CFG1 寄存器
76543210
DOUT_SEL[3:0]DOUT_VALDOUT_DRV[2:0]
R/W-0101bR/W-0bR/W-010b
表 7-15 INTF_CFG1 寄存器字段说明
位字段类型复位说明
7-4DOUT_SEL[3:0]R/W0x5DOUT 选择配置。
0d = 禁用 DOUT
1d = DOUT 配置为通用输入 (DOUT) 或任何其他输入功能
2d = DOUT 配置为通用输出 (GPO)
3d = DOUT 配置为芯片中断输出 (IRQ)
4d = DOUT 配置为 PDM 时钟输出 (PDMCLK)
5d = DOUT 配置为主要 ASI DOUT
6d = DOUT 配置为主要 ASI DOUT2
7d = DOUT 配置为辅助 ASI DOUT
8d = DOUT 配置为辅助 ASI DOUT2
9d = DOUT 配置为辅助 ASI BCLK 输出
10d = DOUT 配置为辅助 ASI FSYNC 输出
11d = DOUT 配置为通用 CLKOUT
12d = DOUT 配置为 PASI DOUT 和 SASI DOUT 多路复用
13d = 对于 DIN 菊花链，DOUT 配置为 DAISY_OUT
14d = DOUT 配置为 DIN(LOOPBACK)
15d = 保留
3DOUT_VALR/W0x0配置为 GPO 时的 DOUT 输出值。
0d = 驱动值为 0 的输出
1d = 驱动值为 1 的输出
2-0DOUT_DRV[2:0]R/W0x2DOUT 输出驱动配置。
0d = 高阻态输出
1d = 驱动低电平有效和高电平有效
2d = 驱动低电平有效和弱高电平
3d = 驱动低电平有效和高阻态
4d = 驱动弱低电平和高电平有效
5d = 驱动高阻态和高电平有效
6d 至 7d = 保留；不使用

7.1.15 INTF_CFG2 寄存器（地址 = 0x11）[复位 = 0x80]

图 7-15 中显示了 INTF_CFG2，表 7-16 中对此进行了介绍。

返回到汇总表。

该寄存器是接口配置寄存器 2。

图 7-15 INTF_CFG2 寄存器
76543210
PASI_DIN_ENSASI_FSYNC_SEL[2:0]SASI_BCLK_SEL[2:0]RESERVED
R/W-1bR/W-000bR/W-000bR-0b
表 7-16 INTF_CFG2 寄存器字段说明
位字段类型复位说明
7PASI_DIN_ENR/W0x1主要 ASI DIN 使能配置。
0d = 禁用主要 ASI DIN
1d = 启用主要 ASI DIN
6-4SASI_FSYNC_SEL[2:0]R/W0x0辅助 ASI FSYNC 选择配置。
0d = 禁用辅助 ASI
1d = GPIO1
2d = GPI2A
3d = GPI1A
4d = 保留
5d = 主要 ASI FSYNC
6d 至 7d = 保留
3-1SASI_BCLK_SEL[2:0]R/W0x0辅助 ASI BCLK 选择配置。
0d = 禁用辅助 ASI
1d = GPIO1
2d = GPI2A
3d = GPI1A
4d = 保留
5d = 主要 ASI BCLK
6d 至 7d = 保留
0RESERVEDR0x0保留位；仅写入复位值

7.1.16 INTF_CFG3 寄存器（地址 = 0x12）[复位 = 0x00]

图 7-16 中显示了 INTF_CFG3，表 7-17 中对此进行了介绍。

返回到汇总表。

该寄存器是接口配置寄存器 3。

图 7-16 INTF_CFG3 寄存器
76543210
SASI_DIN_SEL[2:0]SASI_DIN2_SEL[2:0]RESERVED
R/W-000bR/W-000bR-00b
表 7-17 INTF_CFG3 寄存器字段说明
位字段类型复位说明
7-5SASI_DIN_SEL[2:0]R/W0x0辅助 ASI DIN 选择配置。
0d = 禁用辅助 ASI DIN
1d = GPIO1
2d = GPI2A
3d = GPI1A
4d = DOUT
5d = 主要 ASI DIN
6d 至 7d = 保留
4-2SASI_DIN2_SEL[2:0]R/W0x0辅助 ASI DIN2 选择配置。
0d = 禁用辅助 ASI DIN2
1d = GPIO1
2d = GPI2A
3d = GPI1A
4d = DOUT
5d = 主要 ASI DIN
6d 至 7d = 保留
1-0RESERVEDR0x0保留位；仅写入复位值

7.1.17 INTF_CFG4 寄存器（地址 = 0x13）[复位 = 0x00]

图 7-17 中显示了 INTF_CFG4，表 7-18 中对此进行了介绍。

返回到汇总表。

该寄存器是接口配置寄存器 3。

图 7-17 INTF_CFG4 寄存器
76543210
PDM_CH1_SELPDM_CH2_SELPDMDIN1_EDGEPDMDIN2_EDGEPDM_DIN1_SEL[1:0]PDM_DIN2_SEL[1:0]
R/W-0bR/W-0bR/W-0bR/W-0bR/W-00bR/W-00b
表 7-18 INTF_CFG4 寄存器字段说明
位字段类型复位说明
7PDM_CH1_SELR/W0x0记录路径通道 1 的 PDM 选择配置。
0d = 通道 1 是记录路径上的模拟 (ADC) 类型
1d = 通道 1 是记录路径上的数字 (PDM) 类型
6PDM_CH2_SELR/W0x0记录路径通道 2 的 PDM 选择配置。
0d = 通道 2 是记录路径上的模拟 (ADC) 类型
1d = 通道 2 是记录路径上的数字 (PDM) 类型
5PDMDIN1_EDGER/W0x0用于通道 1 和通道 2 数据的 PDMCLK 锁存边沿。
0d = 通道 1 数据在负边沿上锁存，通道 2 数据在正边沿上锁存
1d = 通道 1 数据在正边沿上锁存，通道 2 数据在负边沿上锁存
4PDMDIN2_EDGER/W0x0用于通道 3 和通道 4 数据的 PDMCLK 锁存边沿。
0d = 通道 3 数据在负边沿上锁存，通道 4 数据在正边沿上锁存
1d = 通道 3 数据在正边沿上锁存，通道 4 数据在负边沿上锁存
3-2PDM_DIN1_SEL[1:0]R/W0x0PDM 数据通道 1 和 2 选择配置。
0d = 禁用 PDM 数据通道 1 和 2
1d = GPIO1
2d = GPI2A
3d = GPI1A
1-0PDM_DIN2_SEL[1:0]R/W0x0PDM 数据通道 3 和 4 选择配置。
0d = 禁用 PDM 数据通道 3 和 4
1d = GPIO1
2d = GPI2A
3d = GPI1A

7.1.18 INTF_CFG5 寄存器（地址 = 0x14）[复位 = 0x00]

图 7-18 中显示了 INTF_CFG5，表 7-19 中对此进行了介绍。

返回到汇总表。

该寄存器是接口配置寄存器 4。

图 7-18 INTF_CFG5 寄存器
76543210
PDM_DIN_SEL_OVRDDOUT_WITH_DINPD_ADC_GPIO[1:0]PD_DAC_GPIO[1:0]PLIM_GPIOGPA_GPIO
R/W-0bR/W-0bR/W-00bR/W-00bR/W-0bR/W-0b
表 7-19 INTF_CFG5 寄存器字段说明
位字段类型复位说明
7PDM_DIN_SEL_OVRDR/W0x0PDM 数据通道（1 和 2）/（3 和 4）选择配置覆盖。
0d = 无覆盖
1d = 如果配置为 GPI1，则 PDM_DIN1/2_SEL 覆盖为 DIN
6DOUT_WITH_DINR/W0x0DOUT 同时用作 ASI OUT 和 ASI IN
0d = DOUT 基于 DOUT_SEL
1d = DOUT 同时用作 ASI OUT 和 ASI DIN
5-4PD_ADC_GPIO[1:0]R/W0x0使用 GPIO 选择配置使 ADC 断电。（如果配置了任何一个 PD_ADC_GPIO/ADC_PDZ 断电，则 ADC 断电）
0d = 禁用使用 GPIO 使 ADC 断电
1d = 使用 GPIO1 使 ADC 断电
2d = 使用 GPI2A 使 ADC 断电
3d = 使用 GPI1A 使 ADC 断电
3-2PD_DAC_GPIO[1:0]R/W0x0使用 GPIO 选择配置使 DAC 断电。（如果配置了任何一个 PD_DAC_GPIO/DAC_PDZ 断电，则 DAC 断电）
0d = 禁用使用 GPIO 使 DAC 断电
1d = 使用 GPIO1 使 DAC 断电
2d = 使用 GPI2A 使 DAC 断电
3d = 使用 GPI1A 使 DAC 断电
1PLIM_GPIOR/W0x0使用 GPIO1 配置的 PLIM。
0d = 禁用使用 GPIO1 的 PLIM
1d = 使用 GPIO1 的 PLIM
0GPA_GPIOR/W0x0使用 GPIO1 配置的 GPA。
0d = 禁用使用 GPIO1 的 GPA
1d = 使用 GPIO1 的 GPA

7.1.19 INTF_CFG6 寄存器（地址 = 0x15）[复位 = 0x00]

图 7-19 中显示了 INTF_CFG6，表 7-20 中对此进行了介绍。

返回到汇总表。

该寄存器是接口配置寄存器 5。

图 7-19 INTF_CFG6 寄存器
76543210
EN_MBIAS_GPIO[1:0]IADC_CONVST_GPIO[1:0]RESERVED
R/W-00bR/W-00bR-0000b
表 7-20 INTF_CFG6 寄存器字段说明
位字段类型复位说明
7-6EN_MBIAS_GPIO[1:0]R/W0x0使用 GPIO 选择配置启用 MICBIAS。
0d = 禁用使用 GPIO 启用 MICBIAS
1d = 使用 GPIO1 启用 MICBIAS
2d = 使用 GPI2A 启用 MICBIAS
3d = 使用 GPI1A 启用 MICBIAS
5-4IADC_CONVST_GPIO[1:0]R/W0x0IADC 转换使用 GPIO 选择配置开始。
0d = 禁用使用 GPIO 启用 IADC
1d = 使用 GPIO1 启用 IADC
2d = 使用 GPI2A 启用 IADC
3d = 使用 GPI1A 启用 IADC
3-0RESERVEDR0x0保留位；仅写入复位值

7.1.20 ASI_CFG0 寄存器（地址 = 0x18）[复位 = 0x40]

图 7-20 中显示了 ASI_CFG0，表 7-21 中对此进行了介绍。

返回到汇总表。

该寄存器是 ASI 配置寄存器 0。

图 7-20 ASI_CFG0 寄存器
76543210
PASI_DISSASI_DISSASI_CFG_GANGDAISY_EN[1:0]DAISY_IN_SEL[2:0]
R/W-0bR/W-1bR/W-0bR/W-00bR/W-000b
表 7-21 ASI_CFG0 寄存器字段说明
位字段类型复位说明
7PASI_DISR/W0x0禁用或启用主要 ASI (PASI)。
0d = 启用主要 ASI
1d = 禁用主要 ASI
6SASI_DISR/W0x1禁用或启用辅助 ASI (SASI)。
0d = 启用辅助 ASI
1d = 禁用辅助 ASI
5SASI_CFG_GANGR/W0x0辅助 ASI 的所有配置都与主要 ASI 成组。
0d = 辅助 ASI 具有独立的配置
1d = 辅助 ASI 配置与主要 ASI 相同
4-3DAISY_EN[1:0]R/W0x0菊花链功能启用（菊花缓冲区长度为 64，仅 1 个 ASI，提供 1 个 DOUT 和 DIN）
0d = 禁用菊花链
1d = 启用 PASI 菊花链（辅助 ASI 不可用）
2d = 启用 SASI 菊花链（主要 ASI 不可用）
3d = 保留；不使用
2-0DAISY_IN_SEL[2:0]R/W0x0菊花输入选择配置。
0d = 禁用菊花输入
1d = GPIO1
2d = GPI2A
3d = GPI1A
4d = 保留
5d = DIN
6d 至 7d = 保留

7.1.21 ASI_CFG1 寄存器（地址 = 0x19）[复位 = 0x00]

图 7-21 中显示了 ASI_CFG1，表 7-22 中对此进行了介绍。

返回到汇总表。

该寄存器是 ASI 配置寄存器 1。

图 7-21 ASI_CFG1 寄存器
76543210
ASI_DOUT_CFG[1:0]ASI_DIN_CFG[1:0]DAISY_DIRRESERVEDRESERVEDRESERVED
R/W-00bR/W-00bR/W-0bR-0bR-0bR-0b
表 7-22 ASI_CFG1 寄存器字段说明
位字段类型复位说明
7-6ASI_DOUT_CFG[1:0]R/W0x0ASI 数据输出配置。
0d = 1 个主要 ASI 数据输出和 1 个辅助 ASI 数据输出
1d = 2 个主要 ASI 数据输出
2d = 2 个辅助 ASI 数据输出
3d = 保留；不使用
5-4ASI_DIN_CFG[1:0]R/W0x0ASI 数据输入配置。
0d = 1 个主要 ASI 数据输入和 1 个辅助 ASI 数据输入
1d = 2 个主要 ASI 数据输入
2d = 2 个辅助 ASI 数据输入
3d = 保留；不使用
3DAISY_DIRR/W0x0菊花链方向配置。
0d = ASI DOUT 菊花链
1d = ASI DIN 菊花链
2RESERVEDR0x0保留位；仅写入复位值
1RESERVEDR0x0保留位；仅写入复位值
0RESERVEDR0x0保留位；仅写入复位值

7.1.22 PASI_CFG0 寄存器（地址 = 0x1A）[复位 = 0x30]

图 7-22 中显示了 PASI_CFG0，表 7-23 中对此进行了介绍。

返回到汇总表。

该寄存器是 ASI 配置寄存器 0。

图 7-22 PASI_CFG0 寄存器
76543210
PASI_FORMAT[1:0]PASI_WLEN[1:0]PASI_FSYNC_POLPASI_BCLK_POLPASI_BUS_ERRPASI_BUS_ERR_RCOV
R/W-00bR/W-11bR/W-0bR/W-0bR/W-0bR/W-0b
表 7-23 PASI_CFG0 寄存器字段说明
位字段类型复位说明
7-6PASI_FORMAT[1:0]R/W0x0主要 ASI 协议格式。
0d = TDM 模式
1d = I2S 模式
2d = LJ（左平衡）模式
3d = 保留；不使用
5-4PASI_WLEN[1:0]R/W0x3主要 ASI 字长或时隙长度。
0d = 16 位（建议将此设置与 10kΩ 输入阻抗配置一起使用)
1d = 20 位
2d = 24 位
3d = 32 位
3PASI_FSYNC_POLR/W0x0ASI FSYNC 极性（仅适用于 PASI 协议）。
0d = 符合标准协议的默认极性
1d = 相对于标准协议的反向极性
2PASI_BCLK_POLR/W0x0ASI BCLK 极性（仅适用于 PASI 协议）。
0d = 符合标准协议的默认极性
1d = 相对于标准协议的反向极性
1PASI_BUS_ERRR/W0x0ASI 总线错误检测。
0d = 启用总线错误检测
1d = 禁用总线错误检测
0PASI_BUS_ERR_RCOVR/W0x0ASI 总线错误自动恢复。
0d = 启用总线错误恢复后自动恢复
1d = 禁用总线错误恢复后自动恢复，并在主机配置器件之前保持断电状态

7.1.23 PASI_TX_CFG0 寄存器（地址 = 0x1B）[复位 = 0x00]

图 7-23 中显示了 PASI_TX_CFG0，表 7-24 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI TX 配置寄存器 0。

图 7-23 PASI_TX_CFG0 寄存器
76543210
PASI_TX_EDGEPASI_TX_FILLPASI_TX_LSBPASI_TX_KEEPER[1:0]PASI_TX_USE_INT_FSYNCPASI_TX_USE_INT_BCLKPASI_TDM_PULSE_WIDTH
R/W-0bR/W-0bR/W-0bR/W-00bR/W-0bR/W-0bR/W-0b
表 7-24 PASI_TX_CFG0 寄存器字段说明
位字段类型复位说明
7PASI_TX_EDGER/W0x0主要 ASI 数据输出（在主要和辅助数据引脚上）发送边沿。
0d = 基于 PASI_BCLK_POL 中协议配置设置的默认边沿
1d = 相对于默认边沿设置的反相随后边沿（半个周期延迟）
6PASI_TX_FILLR/W0x0任何未使用周期的主要 ASI 数据输出（在主要和辅助数据引脚上）
0d = 针对未使用周期始终发送 0
1d = 针对未使用周期始终使用高阻态
5PASI_TX_LSBR/W0x0用于 LSB 传输的主要 ASI 数据输出（在主要和辅助数据引脚上）。
0d =在一个完整周期内发送 LSB
1d = 在前半个周期内发送 LSB，在后半个周期内发送高阻态
4-3PASI_TX_KEEPER[1:0]R/W0x0主要 ASI 数据输出（在主要和辅助数据引脚上）总线保持器。
0d = 始终禁用总线保持器
1d = 始终启用总线保持器
2d = 总线保持器仅在 LSB 传输期间启用一个周期
3d = 总线保持器仅在 LSB 传输期间启用一个半周期
2PASI_TX_USE_INT_FSYNCR/W0x0主要 ASI 使用内部 FSYNC 在控制器模式配置中根据情况生成输出数据。
0d = 使用外部 FSYNC 进行 ASI 协议数据生成
1d = 使用内部 FSYNC 进行 ASI 协议数据生成
1PASI_TX_USE_INT_BCLKR/W0x0主要 ASI 使用内部 BCLK 在控制器模式配置中生成输出数据。
0d = 使用外部 BCLK 进行 ASI 协议数据生成
1d = 使用内部 BCLK 进行 ASI 协议数据生成
0PASI_TDM_PULSE_WIDTHR/W0x0TDM 格式的主要 ASI fsync 脉冲宽度。（对控制器模式有效）
0d = Fsync 脉冲为 1 个 BCLK 周期宽
1d = Fsync 脉冲为 2 个 BCLK 周期宽

7.1.24 PASI_TX_CFG1 寄存器（地址 = 0x1C）[复位 = 0x00]

图 7-24 中显示了 PASI_TX_CFG1，表 7-25 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI TX 配置寄存器 1。

图 7-24 PASI_TX_CFG1 寄存器
76543210
RESERVEDPASI_TX_OFFSET[4:0]
R-000bR/W-00000b
表 7-25 PASI_TX_CFG1 寄存器字段说明
位字段类型复位说明
7-5RESERVEDR0x0保留位；仅写入复位值
4-0PASI_TX_OFFSET[4:0]R/W0x0主要 ASI 输出数据 MSB 时隙 0 偏移（在主要和辅助数据引脚上）。
0d = ASI 数据 MSB 位置没有偏移，并符合标准协议
1d = 一个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）偏移
2d = 两个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）的偏移
3d 至 30d = 根据配置分配的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）偏移
31d = 31 个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）偏移

7.1.25 PASI_TX_CFG2 寄存器（地址 = 0x1D）[复位 = 0x00]

图 7-25 中显示了 PASI_TX_CFG2，表 7-26 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI TX 配置寄存器 2。

图 7-25 PASI_TX_CFG2 寄存器
76543210
PASI_TX_CH8_SELPASI_TX_CH7_SELPASI_TX_CH6_SELPASI_TX_CH5_SELPASI_TX_CH4_SELPASI_TX_CH3_SELPASI_TX_CH2_SELPASI_TX_CH1_SEL
R/W-0bR/W-0bR/W-0bR/W-0bR/W-0bR/W-0bR/W-0bR/W-0b
表 7-26 PASI_TX_CFG2 寄存器字段说明
位字段类型复位说明
7PASI_TX_CH8_SELR/W0x0主要 ASI 输出通道 8 选择。
0d = 主要 ASI 通道 8 输出在 DOUT 上
1d = 主要 ASI 通道 8 输出在 DOUT2 上
6PASI_TX_CH7_SELR/W0x0主要 ASI 输出通道 7 选择。
0d = 主要 ASI 通道 7 输出在 DOUT 上
1d = 主要 ASI 通道 7 输出在 DOUT2 上
5PASI_TX_CH6_SELR/W0x0主要 ASI 输出通道 6 选择。
0d = 主要 ASI 通道 6 输出在 DOUT 上
1d = 主要 ASI 通道 6 输出在 DOUT2 上
4PASI_TX_CH5_SELR/W0x0主要 ASI 输出通道 5 选择。
0d = 主要 ASI 通道 5 输出在 DOUT 上
1d = 主要 ASI 通道 5 输出在 DOUT2 上
3PASI_TX_CH4_SELR/W0x0主要 ASI 输出通道 4 选择。
0d = 主要 ASI 通道 4 输出在 DOUT 上
1d = 主要 ASI 通道 4 输出在 DOUT2 上
2PASI_TX_CH3_SELR/W0x0主要 ASI 输出通道 3 选择。
0d = 主要 ASI 通道 3 输出在 DOUT 上
1d = 主要 ASI 通道 3 输出在 DOUT2 上
1PASI_TX_CH2_SELR/W0x0主要 ASI 输出通道 2 选择。
0d = 主要 ASI 通道 2 输出在 DOUT 上
1d = 主要 ASI 通道 2 输出在 DOUT2 上
0PASI_TX_CH1_SELR/W0x0主要 ASI 输出通道 1 选择。
0d = 主要 ASI 通道 1 输出在 DOUT 上
1d = 主要 ASI 通道 1 输出在 DOUT2 上

7.1.26 PASI_TX_CH1_CFG 寄存器（地址 = 0x1E）[复位 = 0x20]

图 7-26 中显示了 PASI_TX_CH1_CFG，表 7-27 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI TX 通道 1 配置寄存器。

图 7-26 PASI_TX_CH1_CFG 寄存器
76543210
RESERVEDPASI_TX_CH1_CFGPASI_TX_CH1_SLOT_NUM[4:0]
R-00bR/W-1bR/W-00000b
表 7-27 PASI_TX_CH1_CFG 寄存器字段说明
位字段类型复位说明
7-6RESERVEDR0x0保留位；仅写入复位值
5PASI_TX_CH1_CFGR/W0x1主要 ASI 输出通道 1 配置。
0d = 主要 ASI 通道 1 输出处于三态条件
1d = 主要 ASI 通道 1 输出对应于 ADC/PDM 通道 1 数据
4-0PASI_TX_CH1_SLOT_NUM[4:0]R/W0x0主要 ASI 输出通道 1 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 14d = 分配的时隙视配置而定
15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15
16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0
17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1
18d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15

7.1.27 PASI_TX_CH2_CFG 寄存器（地址 = 0x1F）[复位 = 0x21]

图 7-27 中显示了 PASI_TX_CH2_CFG，表 7-28 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI TX 通道 2 配置寄存器。

图 7-27 PASI_TX_CH2_CFG 寄存器
76543210
RESERVEDPASI_TX_CH2_CFGPASI_TX_CH2_SLOT_NUM[4:0]
R-00bR/W-1bR/W-00001b
表 7-28 PASI_TX_CH2_CFG 寄存器字段说明
位字段类型复位说明
7-6RESERVEDR0x0保留位；仅写入复位值
5PASI_TX_CH2_CFGR/W0x1主要 ASI 输出通道 2 配置。
0d = 主要 ASI 通道 2 输出处于三态条件
1d = 主要 ASI 通道 2 输出对应于 ADC/PDM 通道 2 数据
4-0PASI_TX_CH2_SLOT_NUM[4:0]R/W0x1主要 ASI 输出通道 2 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 14d = 分配的时隙视配置而定
15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15
16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0
17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1
18d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15

7.1.28 PASI_TX_CH3_CFG 寄存器（地址 = 0x20）[复位 = 0x02]

图 7-28 中显示了 PASI_TX_CH3_CFG，表 7-29 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI TX 通道 3 配置寄存器。

图 7-28 PASI_TX_CH3_CFG 寄存器
76543210
RESERVEDPASI_TX_CH3_CFG[1:0]PASI_TX_CH3_SLOT_NUM[4:0]
R-0bR/W-00bR/W-00010b
表 7-29 PASI_TX_CH3_CFG 寄存器字段说明
位字段类型复位说明
7RESERVEDR0x0保留位；仅写入复位值
6-5PASI_TX_CH3_CFG[1:0]R/W0x0主要 ASI 输出通道 3 配置。
0d = 主要 ASI 通道 3 输出处于三态条件
1d = 主要 ASI 通道 3 输出对应于 PDM 通道 3 数据
2d = 主要 ASI 通道 3 输出对应于 VBAT 数据
3d = 保留
4-0PASI_TX_CH3_SLOT_NUM[4:0]R/W0x2主要 ASI 输出通道 3 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 14d = 分配的时隙视配置而定
15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15
16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0
17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1
18d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15

7.1.29 PASI_TX_CH4_CFG 寄存器（地址 = 0x21）[复位 = 0x03]

图 7-29 中显示了 PASI_TX_CH4_CFG，表 7-30 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI TX 通道 4 配置寄存器。

图 7-29 PASI_TX_CH4_CFG 寄存器
76543210
RESERVEDPASI_TX_CH4_CFG[1:0]PASI_TX_CH4_SLOT_NUM[4:0]
R-0bR/W-00bR/W-00011b
表 7-30 PASI_TX_CH4_CFG 寄存器字段说明
位字段类型复位说明
7RESERVEDR0x0保留位；仅写入复位值
6-5PASI_TX_CH4_CFG[1:0]R/W0x0主要 ASI 输出通道 4 配置。
0d = 主要 ASI 通道 4 输出处于三态条件
1d = 主要 ASI 通道 4 输出对应于 PDM 通道 4 数据
2d = 主要 ASI 通道 4 输出对应于 TEMP 数据
3d = 保留
4-0PASI_TX_CH4_SLOT_NUM[4:0]R/W0x3主要 ASI 输出通道 4 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 14d = 分配的时隙视配置而定
15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15
16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0
17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1
18d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15

7.1.30 PASI_TX_CH5_CFG 寄存器（地址 = 0x22）[复位 = 0x04]

图 7-30 中显示了 PASI_TX_CH5_CFG，表 7-31 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI TX 通道 5 配置寄存器。

图 7-30 PASI_TX_CH5_CFG 寄存器
76543210
RESERVEDPASI_TX_CH5_CFG[1:0]PASI_TX_CH5_SLOT_NUM[4:0]
R-0bR/W-00bR/W-00100b
表 7-31 PASI_TX_CH5_CFG 寄存器字段说明
位字段类型复位说明
7RESERVEDR0x0保留位；仅写入复位值
6-5PASI_TX_CH5_CFG[1:0]R/W0x0主要 ASI 输出通道 5 配置。
0d = 主要 ASI 通道 5 输出处于三态条件
1d = 主要 ASI 通道 5 输出对应于 ASI 输入通道 1 环回数据
2d = 主要 ASI 通道 5 输出对应于回声基准通道 1 数据
3d = 保留
4-0PASI_TX_CH5_SLOT_NUM[4:0]R/W0x4主要 ASI 输出通道 5 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 14d = 分配的时隙视配置而定
15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15
16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0
17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1
18d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15

7.1.31 PASI_TX_CH6_CFG 寄存器（地址 = 0x23）[复位 = 0x05]

图 7-31 中显示了 PASI_TX_CH6_CFG，表 7-32 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI TX 通道 6 配置寄存器。

图 7-31 PASI_TX_CH6_CFG 寄存器
76543210
RESERVEDPASI_TX_CH6_CFG[1:0]PASI_TX_CH6_SLOT_NUM[4:0]
R-0bR/W-00bR/W-00101b
表 7-32 PASI_TX_CH6_CFG 寄存器字段说明
位字段类型复位说明
7RESERVEDR0x0保留位；仅写入复位值
6-5PASI_TX_CH6_CFG[1:0]R/W0x0主要 ASI 输出通道 6 配置。
0d = 主要 ASI 通道 6 输出处于三态条件
1d = 主要 ASI 通道 6 输出对应于 ASI 输入通道 2 环回数据
2d = 主要 ASI 通道 6 输出对应于回声基准通道 2 数据
3d = 保留
4-0PASI_TX_CH6_SLOT_NUM[4:0]R/W0x5主要 ASI 输出通道 6 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 14d = 分配的时隙视配置而定
15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15
16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0
17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1
18d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15

7.1.32 PASI_TX_CH7_CFG 寄存器（地址 = 0x24）[复位 = 0x06]

图 7-32 中显示了 PASI_TX_CH7_CFG，表 7-33 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI TX 通道 7 配置寄存器。

图 7-32 PASI_TX_CH7_CFG 寄存器
76543210
RESERVEDPASI_TX_CH7_CFG[1:0]PASI_TX_CH7_SLOT_NUM[4:0]
R-0bR/W-00bR/W-00110b
表 7-33 PASI_TX_CH7_CFG 寄存器字段说明
位字段类型复位说明
7RESERVEDR0x0保留位；仅写入复位值
6-5PASI_TX_CH7_CFG[1:0]R/W0x0主要 ASI 输出通道 7 配置。
0d = 主要 ASI 通道 7 输出处于三态条件
1d = 主要 ASI 通道 7 输出对应于 {VBAT_WLby2, TEMP_WLby2}
2d = 主要 ASI 通道 7 输出对应于 {echo_ref_ch1, echo_ref_ch2}
3d = 保留
4-0PASI_TX_CH7_SLOT_NUM[4:0]R/W0x6主要 ASI 输出通道 7 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 14d = 分配的时隙视配置而定
15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15
16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0
17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1
18d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15

7.1.33 PASI_TX_CH8_CFG 寄存器（地址 = 0x25）[复位 = 0x07]

图 7-33 中显示了 PASI_TX_CH8_CFG，表 7-34 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI TX 通道 8 配置寄存器。

图 7-33 PASI_TX_CH8_CFG 寄存器
76543210
RESERVEDPASI_TX_CH8_CFGPASI_TX_CH8_SLOT_NUM[4:0]
R-00bR/W-0bR/W-00111b
表 7-34 PASI_TX_CH8_CFG 寄存器字段说明
位字段类型复位说明
7-6RESERVEDR0x0保留位；仅写入复位值
5PASI_TX_CH8_CFGR/W0x0主要 ASI 输出通道 8 配置。
0d = 主要 ASI 通道 8 输出处于三态条件
1d = 主要 ASI 通道 8 输出对应于 ICLA 数据
4-0PASI_TX_CH8_SLOT_NUM[4:0]R/W0x7主要 ASI 输出通道 8 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 14d = 分配的时隙视配置而定
15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15
16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0
17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1
18d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15

7.1.34 PASI_RX_CFG0 寄存器（地址 = 0x26）[复位 = 0x00]

图 7-34 中显示了 PASI_RX_CFG0，表 7-35 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI RX 配置寄存器 0。

图 7-34 PASI_RX_CFG0 寄存器
76543210
PASI_RX_EDGEPASI_RX_USE_INT_FSYNCPASI_RX_USE_INT_BCLKPASI_RX_OFFSET[4:0]
R/W-0bR/W-0bR/W-0bR/W-00000b
表 7-35 PASI_RX_CFG0 寄存器字段说明
位字段类型复位说明
7PASI_RX_EDGER/W0x0主要 ASI 数据输入（在主要和辅助数据引脚上）接收边沿。
0d = 基于 PASI_BCLK_POL 中协议配置设置的默认边沿
1d = 相对于默认边沿设置的反相随后边沿（半个周期延迟）
6PASI_RX_USE_INT_FSYNCR/W0x0主要 ASI 使用内部 FSYNC 在控制器模式配置中根据情况锁存输入数据。
0d = 使用外部 FSYNC 进行 ASI 协议数据锁存
1d = 使用内部 FSYNC 进行 ASI 协议数据锁存
5PASI_RX_USE_INT_BCLKR/W0x0主要 ASI 使用内部 BCLK 在控制器模式配置中锁存输入数据。
0d = 使用外部 BCLK 进行 ASI 协议数据锁存
1d = 使用内部 BCLK 进行 ASI 协议数据锁存
4-0PASI_RX_OFFSET[4:0]R/W0x0主要 ASI 输入数据 MSB 时隙 0 偏移（在主要和辅助数据引脚上）。
0d = ASI 数据 MSB 位置没有偏移，并符合标准协议
1d = 一个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）偏移
2d = 两个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）的偏移
3d 至 30d = 根据配置分配的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）偏移
31d = 31 个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）偏移

7.1.35 PASI_RX_CFG1 寄存器（地址 = 0x27）[复位 = 0x00]

图 7-35 中显示了 PASI_RX_CFG1，表 7-36 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI RX 配置寄存器 1。

图 7-35 PASI_RX_CFG1 寄存器
76543210
PASI_RX_CH8_SELPASI_RX_CH7_SELPASI_RX_CH6_SELPASI_RX_CH5_SELPASI_RX_CH4_SELPASI_RX_CH3_SELPASI_RX_CH2_SELPASI_RX_CH1_SEL
R/W-0bR/W-0bR/W-0bR/W-0bR/W-0bR/W-0bR/W-0bR/W-0b
表 7-36 PASI_RX_CFG1 寄存器字段说明
位字段类型复位说明
7PASI_RX_CH8_SELR/W0x0主要 ASI 输入通道 8 选择。
0d = 主要 ASI 通道 8 输入在 DIN 上
1d = 主要 ASI 通道 8 输入在 DIN2 上
6PASI_RX_CH7_SELR/W0x0主要 ASI 输入通道 7 选择。
0d = 主要 ASI 通道 7 输入在 DIN 上
1d = 主要 ASI 通道 7 输入在 DIN2 上
5PASI_RX_CH6_SELR/W0x0主要 ASI 输入通道 6 选择。
0d = 主要 ASI 通道 6 输入在 DIN 上
1d = 主要 ASI 通道 6 输入在 DIN2 上
4PASI_RX_CH5_SELR/W0x0主要 ASI 输入通道 5 选择。
0d = 主要 ASI 通道 5 输入在 DIN 上
1d = 主要 ASI 通道 5 输入在 DIN2 上
3PASI_RX_CH4_SELR/W0x0主要 ASI 输入通道 4 选择。
0d = 主要 ASI 通道 4 输入在 DIN 上
1d = 主要 ASI 通道 4 输入在 DIN2 上
2PASI_RX_CH3_SELR/W0x0主要 ASI 输入通道 3 选择。
0d = 主要 ASI 通道 3 输入在 DIN 上
1d = 主要 ASI 通道 3 输入在 DIN2 上
1PASI_RX_CH2_SELR/W0x0主要 ASI 输入通道 2 选择。
0d = 主要 ASI 通道 2 输入在 DIN 上
1d = 主要 ASI 通道 2 输入在 DIN2 上
0PASI_RX_CH1_SELR/W0x0主要 ASI 输入通道 1 选择。
0d = 主要 ASI 通道 1 输入在 DIN 上
1d = 主要 ASI 通道 1 输入在 DIN2 上

7.1.36 PASI_RX_CH1_CFG 寄存器（地址 = 0x28）[复位 = 0x20]

图 7-36 中显示了 PASI_RX_CH1_CFG，表 7-37 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI RX 通道 1 配置寄存器。

图 7-36 PASI_RX_CH1_CFG 寄存器
76543210
RESERVEDPASI_RX_CH1_CFGPASI_RX_CH1_SLOT_NUM[4:0]
R-00bR/W-1bR/W-00000b
表 7-37 PASI_RX_CH1_CFG 寄存器字段说明
位字段类型复位说明
7-6RESERVEDR0x0保留位；仅写入复位值
5PASI_RX_CH1_CFGR/W0x1主要 ASI 输入通道 1 配置。
0d = 禁用主要 ASI 通道 1 输入
1d = 主要 ASI 通道 1 输入对应于 DAC 通道 1 数据
4-0PASI_RX_CH1_SLOT_NUM[4:0]R/W0x0主要 ASI 输入通道 1 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 14d = 分配的时隙视配置而定
15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15
16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0
17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1
18d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15

7.1.37 PASI_RX_CH2_CFG 寄存器（地址 = 0x29）[复位 = 0x21]

图 7-37 中显示了 PASI_RX_CH2_CFG，表 7-38 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI RX 通道 2 配置寄存器。

图 7-37 PASI_RX_CH2_CFG 寄存器
76543210
RESERVEDPASI_RX_CH2_CFGPASI_RX_CH2_SLOT_NUM[4:0]
R-00bR/W-1bR/W-00001b
表 7-38 PASI_RX_CH2_CFG 寄存器字段说明
位字段类型复位说明
7-6RESERVEDR0x0保留位；仅写入复位值
5PASI_RX_CH2_CFGR/W0x1主要 ASI 输入通道 2 配置。
0d = 禁用主要 ASI 通道 2 输入
1d = 主要 ASI 通道 2 输入对应于 DAC 通道 2 数据
4-0PASI_RX_CH2_SLOT_NUM[4:0]R/W0x1主要 ASI 输入通道 2 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 14d = 分配的时隙视配置而定
15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15
16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0
17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1
18d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15

7.1.38 PASI_RX_CH3_CFG 寄存器（地址 = 0x2A）[复位 = 0x02]

图 7-38 中显示了 PASI_RX_CH3_CFG，表 7-39 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI RX 通道 3 配置寄存器。

图 7-38 PASI_RX_CH3_CFG 寄存器
76543210
RESERVEDPASI_RX_CH3_CFGPASI_RX_CH3_SLOT_NUM[4:0]
R-00bR/W-0bR/W-00010b
表 7-39 PASI_RX_CH3_CFG 寄存器字段说明
位字段类型复位说明
7-6RESERVEDR0x0保留位；仅写入复位值
5PASI_RX_CH3_CFGR/W0x0主要 ASI 输入通道 3 配置。
0d = 禁用主要 ASI 通道 3 输入
1d = 主要 ASI 通道 3 输入对应于 DAC 通道 3 数据
4-0PASI_RX_CH3_SLOT_NUM[4:0]R/W0x2主要 ASI 输入通道 3 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 14d = 分配的时隙视配置而定
15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15
16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0
17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1
18d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15

7.1.39 PASI_RX_CH4_CFG 寄存器（地址 = 0x2B）[复位 = 0x03]

图 7-39 中显示了 PASI_RX_CH4_CFG，表 7-40 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI RX 通道 4 配置寄存器。

图 7-39 PASI_RX_CH4_CFG 寄存器
76543210
RESERVEDPASI_RX_CH4_CFGPASI_RX_CH4_SLOT_NUM[4:0]
R-00bR/W-0bR/W-00011b
表 7-40 PASI_RX_CH4_CFG 寄存器字段说明
位字段类型复位说明
7-6RESERVEDR0x0保留位；仅写入复位值
5PASI_RX_CH4_CFGR/W0x0主要 ASI 输入通道 4 配置。
0d = 禁用主要 ASI 通道 4 输入
1d = 主要 ASI 通道 4 输入对应于 DAC 通道 4 数据
4-0PASI_RX_CH4_SLOT_NUM[4:0]R/W0x3主要 ASI 输入通道 4 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 14d = 分配的时隙视配置而定
15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15
16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0
17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1
18d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15

7.1.40 PASI_RX_CH5_CFG 寄存器（地址 = 0x2C）[复位 = 0x04]

图 7-40 中显示了 PASI_RX_CH5_CFG，表 7-41 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI RX 通道 5 配置寄存器。

图 7-40 PASI_RX_CH5_CFG 寄存器
76543210
RESERVEDPASI_RX_CH5_CFG[1:0]PASI_RX_CH5_SLOT_NUM[4:0]
R-0bR/W-00bR/W-00100b
表 7-41 PASI_RX_CH5_CFG 寄存器字段说明
位字段类型复位说明
7RESERVEDR0x0保留位；仅写入复位值
6-5PASI_RX_CH5_CFG[1:0]R/W0x0主要 ASI 输入通道 5 配置。
0d = 禁用主要 ASI 通道 5 输入
1d = 主要 ASI 通道 5 输入对应于 DAC 通道 5 数据
2d = 主要 ASI 通道 5 输入对应于 ADC 通道 1 输出环回
3d = 保留
4-0PASI_RX_CH5_SLOT_NUM[4:0]R/W0x4主要 ASI 输入通道 5 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 14d = 分配的时隙视配置而定
15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15
16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0
17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1
18d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15

7.1.41 PASI_RX_CH6_CFG 寄存器（地址 = 0x2D）[复位 = 0x05]

图 7-41 中显示了 PASI_RX_CH6_CFG，表 7-42 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI RX 通道 6 配置寄存器。

图 7-41 PASI_RX_CH6_CFG 寄存器
76543210
RESERVEDPASI_RX_CH6_CFG[1:0]PASI_RX_CH6_SLOT_NUM[4:0]
R-0bR/W-00bR/W-00101b
表 7-42 PASI_RX_CH6_CFG 寄存器字段说明
位字段类型复位说明
7RESERVEDR0x0保留位；仅写入复位值
6-5PASI_RX_CH6_CFG[1:0]R/W0x0主要 ASI 输入通道 6 配置。
0d = 禁用主要 ASI 通道 6 输入
1d = 主要 ASI 通道 6 输入对应于 DAC 通道 6 数据
2d = 主要 ASI 通道 6 输入对应于 ADC 通道 2 输出环回
3d = 主要 ASI 通道 6 输入对应于 ICLA 器件 1 数据
4-0PASI_RX_CH6_SLOT_NUM[4:0]R/W0x5主要 ASI 输入通道 6 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 14d = 分配的时隙视配置而定
15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15
16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0
17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1
18d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15

7.1.42 PASI_RX_CH7_CFG 寄存器（地址 = 0x2E）[复位 = 0x06]

图 7-42 中显示了 PASI_RX_CH7_CFG，表 7-43 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI RX 通道 7 配置寄存器。

图 7-42 PASI_RX_CH7_CFG 寄存器
76543210
RESERVEDPASI_RX_CH7_CFG[1:0]PASI_RX_CH7_SLOT_NUM[4:0]
R-0bR/W-00bR/W-00110b
表 7-43 PASI_RX_CH7_CFG 寄存器字段说明
位字段类型复位说明
7RESERVEDR0x0保留位；仅写入复位值
6-5PASI_RX_CH7_CFG[1:0]R/W0x0主要 ASI 输入通道 7 配置。
0d = 禁用主要 ASI 通道 7 输入
1d = 主要 ASI 通道 7 输入对应于 DAC 通道 7 数据
2d = 主要 ASI 通道 7 输入对应于 ADC 通道 3 输出环回
3d = 主要 ASI 通道 7 输入对应于 ICLA 器件 2 数据
4-0PASI_RX_CH7_SLOT_NUM[4:0]R/W0x6主要 ASI 输入通道 7 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 14d = 分配的时隙视配置而定
15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15
16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0
17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1
18d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15

7.1.43 PASI_RX_CH8_CFG 寄存器（地址 = 0x2F）[复位 = 0x07]

图 7-43 中显示了 PASI_RX_CH8_CFG，表 7-44 中对此进行了介绍。

返回到汇总表。

该寄存器是 PASI RX 通道 8 配置寄存器。

图 7-43 PASI_RX_CH8_CFG 寄存器
76543210
RESERVEDPASI_RX_CH8_CFG[1:0]PASI_RX_CH8_SLOT_NUM[4:0]
R-0bR/W-00bR/W-00111b
表 7-44 PASI_RX_CH8_CFG 寄存器字段说明
位字段类型复位说明
7RESERVEDR0x0保留位；仅写入复位值
6-5PASI_RX_CH8_CFG[1:0]R/W0x0主要 ASI 输入通道 8 配置。
0d = 禁用主要 ASI 通道 8 输入
1d = 主要 ASI 通道 8 输入对应于 DAC 通道 8 数据
2d = 主要 ASI 通道 8 输入对应于 ADC 通道 4 输出环回
3d = 主要 ASI 通道 8 输入对应于 ICLA 器件 3 数据
4-0PASI_RX_CH8_SLOT_NUM[4:0]R/W0x7主要 ASI 输入通道 8 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 14d = 分配的时隙视配置而定
15d = TDM 是时隙 15 或 I2S，LJ 是左侧时隙 15
16d = TDM 是时隙 16 或 I2S，LJ 是右侧时隙 0
17d = TDM 是时隙 17 或 I2S，LJ 是右侧时隙 1
18d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是右侧时隙 15

7.1.44 CLK_CFG0 寄存器（地址 = 0x32）[复位 = 0x00]

图 7-44 中显示了 CLK_CFG0，表 7-45 中对此进行了介绍。

返回到汇总表。

该寄存器是时钟配置寄存器 0。

图 7-44 CLK_CFG0 寄存器
76543210
PASI_SAMP_RATE[5:0]PASI_FS_RATE_NO_LIMCUSTOM_CLK_CFG
R/W-000000bR/W-0bR/W-0b
表 7-45 CLK_CFG0 寄存器字段说明
位字段类型复位说明
7-2PASI_SAMP_RATE[5:0]R/W0x0主要 ASI 采样速率配置。- 典型（允许的范围）
0d = 自动检测器件中的主要 ASI 采样速率
1d = 768000 (670320-791040)
2d = 614400 (536256-632832)
3d = 512000 (446880-527360)
4d = 438857 (383040-452022)
5d = 384000 (335160-395520)
6d = 341333 (297920-351573)
7d = 307200 (268128-316416)
8d = 256000 (223440-263680)
9d = 219429 (191520-226011)
10d = 192000 (167580-197760)
11d = 170667 (148960-175786)
12d = 153600 (134064-158208)
13d = 128000 (111720-131840)
14d = 109714 (95760-113005)
15d = 96000 (83790-98880)
16d = 85333 (74480-87893)
17d = 76800 (67032-79104)
18d = 64000 (55860-65920)
19d = 54857 (47880-56502)
20d = 48000 (41895-49440)
21d = 42667 (37240-43946)
22d = 38400 (33516-39552)
23d = 32000 (27930-32960)
24d = 27429 (23940-28251)
25d = 24000 (20947-24720)
26d = 21333 (18620-21973)
27d = 19200 (16758-19776)
28d = 16000 (13965-16480)
29d = 13714 (11970-14125)
30d = 12000 (10473-12360)
31d = 10667 (9310-10986)
32d = 9600 (8379-9888)
33d = 8000 (6982-8240)
34d = 6857 (5985-7062)
35d = 6000 (5236-6180)
36d = 5333 (4655-5493)
37d = 4800 (4189-4944)
38d = 4000 (3491-4120)
39d = 3429 (2992-3531)
40d = 3000 (2618-3090)
41d-63d = 保留
1PASI_FS_RATE_NO_LIMR/W0x0将采样速率限制为仅标准音频采样速率。
0d = 使用自动模式时支持容差为 1% 的标准音频速率
1d = 使用自动模式时支持容差为 5% 的标准音频速率
0CUSTOM_CLK_CFGR/W0x0自定义时钟配置启用，需要手动配置所有分频器和多路复用器选择。
0d = 自动时钟配置
1d = 自定义时钟配置

7.1.45 CLK_CFG1 寄存器（地址 = 0x33）[复位 = 0x00]

图 7-45 中显示了 CLK_CFG1，表 7-46 中对此进行了介绍。

返回到汇总表。

该寄存器是时钟配置寄存器 1。

图 7-45 CLK_CFG1 寄存器
76543210
SASI_SAMP_RATE[5:0]SASI_FS_RATE_NO_LIMRESERVED
R/W-000000bR/W-0bR-0b
表 7-46 CLK_CFG1 寄存器字段说明
位字段类型复位说明
7-2SASI_SAMP_RATE[5:0]R/W0x0辅助 ASI 采样速率配置。- 典型（范围）
0d = 自动检测器件中的辅助 ASI 采样速率
1d = 768000 (670320-791040)
2d = 614400 (536256-632832)
3d = 512000 (446880-527360)
4d = 438857 (383040-452022)
5d = 384000 (335160-395520)
6d = 341333 (297920-351573)
7d = 307200 (268128-316416)
8d = 256000 (223440-263680)
9d = 219429 (191520-226011)
10d = 192000 (167580-197760)
11d = 170667 (148960-175786)
12d = 153600 (134064-158208)
13d = 128000 (111720-131840)
14d = 109714 (95760-113005)
15d = 96000 (83790-98880)
16d = 85333 (74480-87893)
17d = 76800 (67032-79104)
18d = 64000 (55860-65920)
19d = 54857 (47880-56502)
20d = 48000 (41895-49440)
21d = 42667 (37240-43946)
22d = 38400 (33516-39552)
23d = 32000 (27930-32960)
24d = 27429 (23940-28251)
25d = 24000 (20947-24720)
26d = 21333 (18620-21973)
27d = 19200 (16758-19776)
28d = 16000 (13965-16480)
29d = 13714 (11970-14125)
30d = 12000 (10473-12360)
31d = 10667 (9310-10986)
32d = 9600 (8379-9888)
33d = 8000 (6982-8240)
34d = 6857 (5985-7062)
35d = 6000 (5236-6180)
36d = 5333 (4655-5493)
37d = 4800 (4189-4944)
38d = 4000 (3491-4120)
39d = 3429 (2992-3531)
40d = 3000 (2618-3090)
41d-63d = 保留
1SASI_FS_RATE_NO_LIMR/W0x0将采样速率限制为仅标准音频采样速率。
0d = 使用自动模式时支持容差为 1% 的标准音频速率
1d = 使用自动模式时支持容差为 5% 的标准音频速率
0RESERVEDR0x0保留位；仅写入复位值

7.1.46 CLK_CFG2 寄存器（地址 = 0x34）[复位 = 0x40]

图 7-46 中显示了 CLK_CFG2，表 7-47 中对此进行了介绍。

返回到汇总表。

该寄存器是时钟配置寄存器 2。

图 7-46 CLK_CFG2 寄存器
76543210
PLL_DISAUTO_PLL_FR_ALLOWRESERVEDRESERVEDCLK_SRC_SEL[2:0]RATIO_CLK_EDGE
R/W-0bR/W-1bR-0bR-0bR/W-000bR/W-0b
表 7-47 CLK_CFG2 寄存器字段说明
位字段类型复位说明
7PLL_DISR/W0x0自定义/自动时钟模式 PLL 设置。
0d = 始终在自定义时钟模式下启用 PLL/根据自动时钟模式下的 DSP MIPS 要求启用 PLL
1d = 禁用 PLL
6AUTO_PLL_FR_ALLOWR/W0x1允许 PLL 以小数运行模式运行。
0d = 禁用 PLL 小数模式
1d = 允许 PLL 小数模式
5RESERVEDR0x0保留位；仅写入复位值
4RESERVEDR0x0保留位；仅写入复位值
3-1CLK_SRC_SEL[2:0]R/W0x0输入时钟源选择。
0d = 主要 ASI BCLK 是输入时钟源
1d = 与主要 ASI FSYNC 同步的 cclk 是输入时钟源
2d = 辅助 ASI BCLK 是输入时钟源
3d = 与辅助 ASI FSYNC 同步的 cclk 是输入时钟源
4d = 固定 cclk 频率（仅在控制器模式配置下使用）
5d = 内部振荡器时钟是输入时钟源
6d 至 7d = 保留
0RATIO_CLK_EDGER/W0x0用于时钟源比率检测的边沿选择。
0d = 使用时钟源的上升沿检查主要或辅助 FSYNC 的比率
1d = 使用时钟源的下降沿检查主要或辅助 FSYNC 的比率

7.1.47 CNT_CLK_CFG0 寄存器（地址 = 0x35）[复位 = 0x00]

图 7-47 中显示了 CNT_CLK_CFG0，表 7-48 中对此进行了介绍。

返回到汇总表。

该寄存器是控制器模式时钟配置寄存器 0。

图 7-47 CNT_CLK_CFG0 寄存器
76543210
PDM_CLK_CFG[1:0]CCLK_FS_RATIO_MSB[5:0]
R/W-00bR/W-000000b
表 7-48 CNT_CLK_CFG0 寄存器字段说明
位字段类型复位说明
7-6PDM_CLK_CFG[1:0]R/W0x0PDM_CLK 配置。
0d = PDM_CLK 是 2.8224MHz 或 3.072MHz
1d = PDM_CLK 是 1.4112MHz 或 1.536MHz
2d = PDM_CLK 是 705.6kHz 或 768kHz
3d = PDM_CLK 是 5.6448MHz 或 6.144MHz
5-0CCLK_FS_RATIO_MSB[5:0]R/W0x0用于选择 cclk 与 cclk 同步的主要/辅助 ASI FSYNC 之间比率的最高有效位。
0d = 自动检测比率（假设 cclk 与主要/辅助 FSYNC 同步）
1d 至 16383d = 根据配置确定比率

7.1.48 CNT_CLK_CFG1 寄存器（地址 = 0x36）[复位 = 0x00]

图 7-48 中显示了 CNT_CLK_CFG1，表 7-49 中对此进行了介绍。

返回到汇总表。

该寄存器是控制器模式时钟配置寄存器 1。

图 7-48 CNT_CLK_CFG1 寄存器
76543210
CCLK_FS_RATIO_LSB[7:0]
R/W-00000000b
表 7-49 CNT_CLK_CFG1 寄存器字段说明
位字段类型复位说明
7-0CCLK_FS_RATIO_LSB[7:0]R/W0x0用于选择 cclk 与 cclk 同步的主要/辅助 ASI FSYNC 之间的比率。
0d = 自动检测比率（假设 cclk 与主要/辅助 FSYNC 同步）
1d 至 16383d = 根据配置确定比率

7.1.49 CNT_CLK_CFG2 寄存器（地址 = 0x37）[复位 = 0x20]

图 7-49 中显示了 CNT_CLK_CFG2，表 7-50 中对此进行了介绍。

返回到汇总表。

该寄存器是控制器模式时钟配置寄存器 2。

图 7-49 CNT_CLK_CFG2 寄存器
76543210
CCLK_FREQ_SEL[2:0]PASI_CNT_CFGSASI_CNT_CFGRESERVEDRESERVEDFS_MODE
R/W-001bR/W-0bR/W-0bR-0bR-0bR/W-0b
表 7-50 CNT_CLK_CFG2 寄存器字段说明
位字段类型复位说明
7-5CCLK_FREQ_SEL[2:0]R/W0x1这些位选择 CCLK 输入频率（仅在控制器模式配置下使用）。
0d = 12MHz
1d = 12.288MHz
2d = 13MHz
3d = 16MHz
4d = 19.2MHz
5d = 19.68MHz
6d = 24MHz
7d = 24.576MHz
4PASI_CNT_CFGR/W0x0主要 ASI 控制器或目标配置
0d = 目标配置中的主要 ASI
1d = 控制器配置中的主要 ASI
3SASI_CNT_CFGR/W0x0辅助 ASI 控制器或目标配置
0d = 目标配置中的辅助 ASI
1d = 控制器配置中的辅助 ASI
2RESERVEDR0x0保留位；仅写入复位值
1RESERVEDR0x0保留位；仅写入复位值
0FS_MODER/W0x0采样速率设置（器件处于控制器模式时有效）。这适用于 PASI 和 SASI。
0d = 采样速率是 48kHz 的倍数（或约数）
1d = 采样速率是 44.1kHz 的倍数（或约数）

7.1.50 CNT_CLK_CFG3 寄存器（地址 = 0x38）[复位 = 0x00]

图 7-50 中显示了 CNT_CLK_CFG3，表 7-51 中对此进行了介绍。

返回到汇总表。

该寄存器是控制器模式时钟配置寄存器 3。

图 7-50 CNT_CLK_CFG3 寄存器
76543210
PASI_USE_INT_BCLK_FOR_FSYNCPASI_INV_BCLK_FOR_FSYNCPASI_BCLK_FS_RATIO_MSB[5:0]
R/W-0bR/W-0bR/W-000000b
表 7-51 CNT_CLK_CFG3 寄存器字段说明
位字段类型复位说明
7PASI_USE_INT_BCLK_FOR_FSYNCR/W0x0在控制器模式配置期间，在 PASI 中使用内部 BCLK 来生成 FSYNC。
0d = 使用外部 BCLK 生成 FSYNC
1d = 使用内部 BCLK 生成 FSYNC
6PASI_INV_BCLK_FOR_FSYNCR/W0x0在控制器模式配置中，仅对 PASI BCLK 的极性进行反转来生成 PASI FSYNC。
0d = 不反转 PASI BCLK 极性来生成 PASI FSYNC
1d = 反转 PASI BCLK 极性来生成 PASI FSYNC
5-0PASI_BCLK_FS_RATIO_MSB[5:0]R/W0x0控制器模式下主要 ASI BCLK 与 FSYNC 比率的 MSB 位。

7.1.51 CNT_CLK_CFG4 寄存器（地址 = 0x39）[复位 = 0x00]

图 7-51 中显示了 CNT_CLK_CFG4，表 7-52 中对此进行了介绍。

返回到汇总表。

该寄存器是控制器模式时钟配置寄存器 4。

图 7-51 CNT_CLK_CFG4 寄存器
76543210
PASI_BCLK_FS_RATIO_LSB[7:0]
R/W-00000000b
表 7-52 CNT_CLK_CFG4 寄存器字段说明
位字段类型复位说明
7-0PASI_BCLK_FS_RATIO_LSB[7:0]R/W0x0控制器模式下主要 ASI BCLK 与 FSYNC 比率的 LSB 字节。

7.1.52 CNT_CLK_CFG5 寄存器（地址 = 0x3A）[复位 = 0x00]

图 7-52 中显示了 CNT_CLK_CFG5，表 7-53 中对此进行了介绍。

返回到汇总表。

该寄存器是控制器模式时钟配置寄存器 5。

图 7-52 CNT_CLK_CFG5 寄存器
76543210
SASI_USE_INT_BCLK_FOR_FSYNCSASI_INV_BCLK_FOR_FSYNCSASI_BCLK_FS_RATIO_MSB[5:0]
R/W-0bR/W-0bR/W-000000b
表 7-53 CNT_CLK_CFG5 寄存器字段说明
位字段类型复位说明
7SASI_USE_INT_BCLK_FOR_FSYNCR/W0x0在控制器模式配置期间，在 SASI 中使用内部 BCLK 来生成 FSYNC。
0d = 使用外部 BCLK 生成 FSYNC
1d = 使用内部 BCLK 生成 FSYNC
6SASI_INV_BCLK_FOR_FSYNCR/W0x0在控制器模式配置中，仅对 SASI BCLK 的极性进行反转来生成 SASI FSYNC。
0d = 不反转 SASI BCLK 极性来生成 SASI FSYNC
1d = 反转 SASI BCLK 极性来生成 SASI FSYNC
5-0SASI_BCLK_FS_RATIO_MSB[5:0]R/W0x0控制器模式下辅助 ASI BCLK 与 FSYNC 比率的 MSB 位。

7.1.53 CNT_CLK_CFG6 寄存器（地址 = 0x3B）[复位 = 0x00]

图 7-53 中显示了 CNT_CLK_CFG6，表 7-54 中对此进行了介绍。

返回到汇总表。

该寄存器是控制器模式时钟配置寄存器 6。

图 7-53 CNT_CLK_CFG6 寄存器
76543210
SASI_BCLK_FS_RATIO_LSB[7:0]
R/W-00000000b
表 7-54 CNT_CLK_CFG6 寄存器字段说明
位字段类型复位说明
7-0SASI_BCLK_FS_RATIO_LSB[7:0]R/W0x0控制器模式下辅助 ASI BCLK 与 FSYNC 比率的 LSB 字节。

7.1.54 CLK_ERR_STS0 寄存器（地址 = 0x3C）[复位 = 0x00]

图 7-54 中显示了 CLK_ERR_STS0，表 7-55 中对此进行了介绍。

返回到汇总表。

该寄存器是时钟错误和状态寄存器 0。

图 7-54 CLK_ERR_STS0 寄存器
76543210
DSP_CLK_ERRRESERVEDRESERVEDSRC_RATIO_ERRDEM_RATE_ERRPDM_CLK_ERRRESET_ON_CLK_STOP_DET_STSRESERVED
R-0bR-0bR-0bR-0bR-0bR-0bR-0bR-0b
表 7-55 CLK_ERR_STS0 寄存器字段说明
位字段类型复位说明
7DSP_CLK_ERRR0x0指示 FSYNC 与所选时钟源之间比率错误的标志。
0d = 无比率错误
1d = 主要或辅助 ASI FSYNC 与所选时钟源之间的比率错误
6RESERVEDR0x0保留位；仅写入复位值
5RESERVEDR0x0保留位；仅写入复位值
4SRC_RATIO_ERRR0x0指示不支持 SRC m:n 比率的标志。（不适用自定义 m/n 比率配置）。
0d = 支持 m:n 比率
1d = 不支持 m:n 比率错误
3DEM_RATE_ERRR0x0指示时钟配置不允许采用有效 DEM 速率的标志。
0d = 无 DEM 时钟速率错误
1d = 所选时钟配置中存在 DEM 时钟速率错误
2PDM_CLK_ERRR0x0指示时钟配置不允许有效 PDM 时钟生成的标志。
0d = 无 PDM 时钟生成错误
1d = 所选时钟配置中存在 PDM 时钟生成错误
1RESET_ON_CLK_STOP_DET_STSR0x0指示音频时钟源停止至少 1ms 的标志。
0d = 无音频时钟源错误
1d = 音频时钟源停止至少 1ms
0RESERVEDR0x0保留位；仅写入复位值

7.1.55 CLK_ERR_STS1 寄存器（地址 = 0x3D）[复位 = 0x00]

图 7-55 中显示了 CLK_ERR_STS1，表 7-56 中对此进行了介绍。

返回到汇总表。

该寄存器是时钟错误和状态寄存器 1。

图 7-55 CLK_ERR_STS1 寄存器
76543210
PASI_BCLK_FS_RATIO_ERRSASI_BCLK_FS_RATIO_ERRCCLK_FS_RATIO_ERRPASI_FS_ERRSASI_FS_ERRRESERVED
R-0bR-0bR-0bR-0bR-0bR-000b
表 7-56 CLK_ERR_STS1 寄存器字段说明
位字段类型复位说明
7PASI_BCLK_FS_RATIO_ERRR0x0指示 PASI bclk fsync 比率错误的标志。
0d =无 PASI bclk fsync 比率错误
1d = 所选时钟配置中的 PASI bclk fsync 比率错误
6SASI_BCLK_FS_RATIO_ERRR0x0指示 SASI bclk fsync 比率错误的标志。
0d =无 SASI bclk fsync 比率错误
1d = 所选时钟配置中的 SASI bclk fsync 比率错误
5CCLK_FS_RATIO_ERRR0x0指示 CCLK fsync 比率错误的标志。
0d = 无 CCLK fsync 比率错误
1d = CCLK fsync 比率错误
4PASI_FS_ERRR0x0指示 PASI FS 速率变化或停止错误的标志。
0d = 无 PASI FS 错误
1d = 检测到 PASI FS 速率变化或停止
3SASI_FS_ERRR0x0指示 SASI FS 速率变化或停止错误的标志。
0d = 无 SASI FS 错误
1d = 检测到 SASI FS 速率变化或停止
2-0RESERVEDR0x0保留位；仅写入复位值

7.1.56 CLK_DET_STS0 寄存器（地址 = 0x3E）[复位 = 0x00]

图 7-56 中显示了 CLK_DET_STS0，表 7-57 中对此进行了介绍。

返回到汇总表。

该寄存器是时钟比检测寄存器 0。

图 7-56 CLK_DET_STS0 寄存器
76543210
PASI_SAMP_RATE_STS[5:0]PLL_MODE_STS[1:0]
R-000000bR-00b
表 7-57 CLK_DET_STS0 寄存器字段说明
位字段类型复位说明
7-2PASI_SAMP_RATE_STS[5:0]R0x0主要 ASI 采样速率检测状态。
0d = 保留
1d = 768000 (670320-791040)
2d = 614400 (536256-632832)
3d = 512000 (446880-527360)
4d = 438857 (383040-452022)
5d = 384000 (335160-395520)
6d = 341333 (297920-351573)
7d = 307200 (268128-316416)
8d = 256000 (223440-263680)
9d = 219429 (191520-226011)
10d = 192000 (167580-197760)
11d = 170667 (148960-175786)
12d = 153600 (134064-158208)
13d = 128000 (111720-131840)
14d = 109714 (95760-113005)
15d = 96000 (83790-98880)
16d = 85333 (74480-87893)
17d = 76800 (67032-79104)
18d = 64000 (55860-65920)
19d = 54857 (47880-56502)
20d = 48000 (41895-49440)
21d = 42667 (37240-43946)
22d = 38400 (33516-39552)
23d = 32000 (27930-32960)
24d = 27429 (23940-28251)
25d = 24000 (20947-24720)
26d = 21333 (18620-21973)
27d = 19200 (16758-19776)
28d = 16000 (13965-16480)
29d = 13714 (11970-14125)
30d = 12000 (10473-12360)
31d = 10667 (9310-10986)
32d = 9600 (8379-9888)
33d = 8000 (6982-8240)
34d = 6857 (5985-7062)
35d = 6000 (5236-6180)
36d = 5333 (4655-5493)
37d = 4800 (4189-4944)
38d = 4000 (3491-4120)
39d = 3429 (2992-3531)
40d = 3000 (2618-3090)
41d-63d = 保留
1-0PLL_MODE_STS[1:0]R0x0PLL 使用状态。
0d = 在整数模式下使用 PLL
1d = 在小数模式下使用 PLL
2d = 未使用 PLL
3d = 保留

7.1.57 CLK_DET_STS1 寄存器（地址 = 0x3F）[复位 = 0x00]

图 7-57 中显示了 CLK_DET_STS1，表 7-58 中对此进行了介绍。

返回到汇总表。

该寄存器是时钟比检测寄存器 1。

图 7-57 CLK_DET_STS1 寄存器
76543210
SASI_SAMP_RATE_STS[5:0]RESERVED
R-000000bR-00b
表 7-58 CLK_DET_STS1 寄存器字段说明
位字段类型复位说明
7-2SASI_SAMP_RATE_STS[5:0]R0x0辅助 ASI 采样速率检测状态。
0d = 保留
1d = 768000 (670320-791040)
2d = 614400 (536256-632832)
3d = 512000 (446880-527360)
4d = 438857 (383040-452022)
5d = 384000 (335160-395520)
6d = 341333 (297920-351573)
7d = 307200 (268128-316416)
8d = 256000 (223440-263680)
9d = 219429 (191520-226011)
10d = 192000 (167580-197760)
11d = 170667 (148960-175786)
12d = 153600 (134064-158208)
13d = 128000 (111720-131840)
14d = 109714 (95760-113005)
15d = 96000 (83790-98880)
16d = 85333 (74480-87893)
17d = 76800 (67032-79104)
18d = 64000 (55860-65920)
19d = 54857 (47880-56502)
20d = 48000 (41895-49440)
21d = 42667 (37240-43946)
22d = 38400 (33516-39552)
23d = 32000 (27930-32960)
24d = 27429 (23940-28251)
25d = 24000 (20947-24720)
26d = 21333 (18620-21973)
27d = 19200 (16758-19776)
28d = 16000 (13965-16480)
29d = 13714 (11970-14125)
30d = 12000 (10473-12360)
31d = 10667 (9310-10986)
32d = 9600 (8379-9888)
33d = 8000 (6982-8240)
34d = 6857 (5985-7062)
35d = 6000 (5236-6180)
36d = 5333 (4655-5493)
37d = 4800 (4189-4944)
38d = 4000 (3491-4120)
39d = 3429 (2992-3531)
40d = 3000 (2618-3090)
41d-63d = 保留
1-0RESERVEDR0x0保留位；仅写入复位值

7.1.58 CLK_DET_STS2 寄存器（地址 = 0x40）[复位 = 0x00]

图 7-58 中显示了 CLK_DET_STS2，表 7-59 中对此进行了介绍。

返回到汇总表。

该寄存器是时钟比检测寄存器 2。

图 7-58 CLK_DET_STS2 寄存器
76543210
RESERVEDFS_CLKSRC_RATIO_DET_MSB_STS[5:0]
R-00bR-000000b
表 7-59 CLK_DET_STS2 寄存器字段说明
位字段类型复位说明
7-6RESERVEDR0x0保留位；仅写入复位值
5-0FS_CLKSRC_RATIO_DET_MSB_STS[5:0]R0x0用于检测主要 ASI 或辅助 ASI FSYNC 与时钟源比率的 MSB 位。

7.1.59 CLK_DET_STS3 寄存器（地址 = 0x41）[复位 = 0x00]

图 7-59 中显示了 CLK_DET_STS3，表 7-60 中对此进行了介绍。

返回到汇总表。

该寄存器是时钟比检测寄存器 3。

图 7-59 CLK_DET_STS3 寄存器
76543210
FS_CLKSRC_RATIO_DET_LSB_STS[7:0]
R-00000000b
表 7-60 CLK_DET_STS3 寄存器字段说明
位字段类型复位说明
7-0FS_CLKSRC_RATIO_DET_LSB_STS[7:0]R0x0用于检测主要 ASI 或辅助 ASI FSYNC 与时钟源比率的 LSB 字节。

7.1.60 INT_CFG 寄存器（地址 = 0x42）[复位 = 0x00]

图 7-60 中显示了 INT_CFG，表 7-61 中对此进行了介绍。

返回到汇总表。

该寄存器是中断配置寄存器。

图 7-60 INT_CFG 寄存器
76543210
INT_POLINT_EVENT[1:0]PD_ON_FLT_CFG[1:0]LTCH_READ_CFGPD_ON_FLT_RCV_CFGLTCH_CLR_ON_READ
R/W-0bR/W-00bR/W-00bR/W-0bR/W-0bR/W-0b
表 7-61 INT_CFG 寄存器字段说明
位字段类型复位说明
7INT_POLR/W0x0中断极性。
0b = 低电平有效 (IRQZ)
1b = 高电平有效 (IRQ)
6-5INT_EVENT[1:0]R/W0x0中断事件配置。
0d = INT 在发生任何未屏蔽的锁存中断事件时置为有效
1d = INT 在发生任何未屏蔽的实时中断事件时置为有效
2d = 在发生任何未屏蔽的锁存中断事件时，INT 每 4ms（典型值）置为有效一次且每次持续 2ms（典型值）
3d = 在发生任何未屏蔽的中断事件时，INT 在每个脉冲上置为有效一次且每次持续 2ms（典型值）
4-3PD_ON_FLT_CFG[1:0]R/W0x0在 chx 和 micbias 发生故障期间的断电配置。
0d = 断电时不考虑故障
1d = 断电时仅考虑未屏蔽的故障
2d = 断电时考虑所有故障
3d = 保留
2LTCH_READ_CFGR/W0x0中断锁存寄存器回读配置。
0b = 所有中断都可以通过 LTCH 寄存器读取
1b = 只有未屏蔽的中断可以通过 LTCH 寄存器读取
1PD_ON_FLT_RCV_CFGR/W0x0故障时 ADC 通道断电的配置
0b = 自动恢复，在故障消失时 ADC 通道重新上电
1b = 手动恢复，故障消失时 ADC 通道不会重新上电
0LTCH_CLR_ON_READR/W0x0用于将 LTCH 寄存器位清零的 Cfgn
0 = 仅当实时状态为零时，才在寄存器读取时将 LTCH 寄存器位清零
1 = 无论实时状态如何，在寄存器读取时都将 LTCH 寄存器位清零

7.1.61 DAC_FLT_CFG 寄存器（地址 = 0x43）[复位 = 0x50]

图 7-61 中显示了 DAC_FLT_CFG，表 7-62 中对此进行了介绍。

返回到汇总表。

该寄存器是中断配置寄存器。

图 7-61 DAC_FLT_CFG 寄存器
76543210
RESERVEDDAC_PD_ON_FLT_CFG[1:0]DAC_PD_ON_FLT_RCV_CFGOUT_CHx_PD_FLT_STSDAC_DIS_PD_W_PUDAC_FLT_DET_DISAREG_SC_FLAG_DET_DIS
R-0bR/W-10bR/W-1bR-0bR/W-0bR/W-0bR/W-0b
表 7-62 DAC_FLT_CFG 寄存器字段说明
位字段类型复位说明
7RESERVEDR0x0保留位；仅写入复位值
6-5DAC_PD_ON_FLT_CFG[1:0]R/W0x2DAC 故障期间的断电配置。
0d = 断电时不考虑故障
1d = 断电时仅考虑未屏蔽的故障
2d = 断电时考虑所有故障
3d = 保留
4DAC_PD_ON_FLT_RCV_CFGR/W0x1故障时 DAC 通道断电的配置
0b = 自动恢复，在故障消失时 DAC 通道重新上电
1b = 手动恢复，故障消失时 DAC 通道不会重新上电
3OUT_CHx_PD_FLT_STSR0x0出现 OUTxx 故障时 PD 的状态
0d = 没有 DAC 通道因故障而断电
1d = 某些 DAC 通道因故障而断电
2DAC_DIS_PD_W_PUR/W0x0DAC 上电期间禁用在 DRVR VG 故障时断电
0b = 上电期间在 DRVR VG 故障时断电
1b = 上电期间禁用在 DRVR VG 故障时断电
1DAC_FLT_DET_DISR/W0x0DAC vg_fault/sc_fault 检测配置
0b = 启用
1b = 禁用
0AREG_SC_FLAG_DET_DISR/W0x0AREG 短路检测配置
0b = 启用
1b = 禁用

7.1.62 ADC_DAC_MISC_CFG 寄存器（地址 = 0x4B）[复位 = 0x00]

图 7-62 中显示了 ADC_DAC_MISC_CFG，表 7-63 中对此进行了介绍。

返回到汇总表。

在过载恢复阶段使 ADC 通道静音的选项

图 7-62 ADC_DAC_MISC_CFG 寄存器
76543210
RESERVEDRESERVEDRESERVEDADC_CH1_MUTE_ON_OVRLDADC_CH2_MUTE_ON_OVRLDRESERVED
R-0bR-0bR-0bR/W-0bR/W-0bR-000b
表 7-63 ADC_DAC_MISC_CFG 寄存器字段说明
位字段类型复位说明
7RESERVEDR0x0保留位；仅写入复位值
6RESERVEDR0x0保留位；仅写入复位值
5RESERVEDR0x0保留位；仅写入复位值
4ADC_CH1_MUTE_ON_OVRLDR/W0x0在 ADC1 处于过载恢复阶段时使 ADC 通道 1 静音
0b = 禁用
1b = 启用
3ADC_CH2_MUTE_ON_OVRLDR/W0x0在 ADC2 处于过载恢复阶段时使 ADC 通道 2 静音
0b = 禁用
1b = 启用
2-0RESERVEDR0x0保留位；仅写入复位值

7.1.63 PWR_TUNE_CFG0 寄存器（地址 = 0x4E）[复位 = 0x00]

图 7-63 中显示了 PWR_TUNE_CFG0，表 7-64 中对此进行了介绍。

返回到汇总表。

该寄存器是 power tune 配置的配置寄存器。

图 7-63 PWR_TUNE_CFG0 寄存器
76543210
ADC_CLK_BY2_MODEADC_CIC_ORDERADC_FIR_BYPASSRESERVEDADC_LOW_PWR_FILTRESERVED
R/W-0bR/W-0bR/W-0bR-00bR/W-0bR-00b
表 7-64 PWR_TUNE_CFG0 寄存器字段说明
位字段类型复位说明
7ADC_CLK_BY2_MODER/W0x0ADC MOD CLK 选择配置。
0d = MOD CLK 3MHz
1d = MOD CLK 1.5MHz
6ADC_CIC_ORDERR/W0x0ADC CIC 阶数配置。
0d = 5 阶 CIC
1d = 4 阶 CIC
5ADC_FIR_BYPASSR/W0x0ADC FIR 旁路配置。
0d = 旁路禁用
1d = 旁路启用
4-3RESERVEDR0x0保留位；仅写入复位值
2ADC_LOW_PWR_FILTR/W0x0ADC 的低功耗滤波器配置
0d = 禁用
1d = 启用
1-0RESERVEDR0x0保留位；仅写入复位值

7.1.64 PWR_TUNE_CFG1 寄存器（地址 = 0x4F）[复位 = 0x00]

图 7-64 中显示了 PWR_TUNE_CFG1，表 7-65 中对此进行了介绍。

返回到汇总表。

该寄存器是 power tune 配置的配置寄存器。

图 7-64 PWR_TUNE_CFG1 寄存器
76543210
DAC_CLK_BY2_MODERESERVEDDAC_FIR_SEG_BYPASSRESERVEDDAC_LOW_PWR_FILTDAC_POWER_SCALRESERVED
R/W-0bR-0bR/W-0bR-00bR/W-0bR/W-0bR-0b
表 7-65 PWR_TUNE_CFG1 寄存器字段说明
位字段类型复位说明
7DAC_CLK_BY2_MODER/W0x0DAC MOD CLK 选择配置。
0d = MOD CLK 3MHz
1d = MOD CLK 1.5MHz
6RESERVEDR0x0保留位；仅写入复位值
5DAC_FIR_SEG_BYPASSR/W0x0DAC FIR 和分段器旁路配置。
0d = 旁路禁用
1d = 旁路启用
4-3RESERVEDR0x0保留位；仅写入复位值
2DAC_LOW_PWR_FILTR/W0x0DAC 的低功耗滤波器配置
0d = 禁用
1d = 启用
1DAC_POWER_SCALR/W0x0DAC IREF 选择配置。
0d = Vref/R
1d = Vref/2R
0RESERVEDR0x0保留位；仅写入复位值

7.1.65 ADC_CH1_CFG0 寄存器（地址 = 0x50）[复位 = 0x00]

图 7-65 中显示了 ADC_CH1_CFG0，表 7-66 中对此进行了介绍。

返回到汇总表。

该寄存器是 ADC 通道 1 的配置寄存器 0。

图 7-65 ADC_CH1_CFG0 寄存器
76543210
ADC_CH1_INSRC[1:0]RESERVEDRESERVEDADC_CH1_FULLSCALE_VALADC_CH1_BW_MODE
R/W-00bR-00bR-00bR/W-0bR/W-0b
表 7-66 ADC_CH1_CFG0 寄存器字段说明
位字段类型复位说明
7-6ADC_CH1_INSRC[1:0]R/W0x0ADC 通道 1 输入配置。
0d = 模拟差分输入
1d = 模拟单端输入
不使用
不使用
5-4RESERVEDR0x0保留位；仅写入复位值
3-2RESERVEDR0x0保留位；仅写入复位值
1ADC_CH1_FULLSCALE_VALR/W0x0VREF=2.75V 时的 ADC 通道 1 满量程值（适用于模拟输入）。
0d = 10Vrms 差分
1d = 5Vrms 差分
0ADC_CH1_BW_MODER/W0x0ADC 通道 1 带宽选择耦合（适用于模拟输入）。
0d = 音频带宽（24kHz 模式）
1d = 宽带宽（96kHz 模式）

7.1.66 ADC_CH1_CFG2 寄存器（地址 = 0x52）[复位 = 0xA1]

图 7-66 中显示了 ADC_CH1_CFG2，表 7-67 中对此进行了介绍。

返回到汇总表。

该寄存器是 ADC 通道 1 的配置寄存器 2。

图 7-66 ADC_CH1_CFG2 寄存器
76543210
ADC_CH1_DVOL[7:0]
R/W-10100001b
表 7-67 ADC_CH1_CFG2 寄存器字段说明
位字段类型复位说明
7-0ADC_CH1_DVOL[7:0]R/W0xA1通道 1 数字音量控制。
0d = 数字音量静音
1d = 数字音量控制设置为 –80dB
2d = 数字音量控制设置为 –79.5dB
3d 至 160d = 数字音量控制根据配置进行设置
161d = 数字音量控制设置为 0dB
162d = 数字音量控制设置为 0.5dB
163d 至 253d = 数字音量控制根据配置进行设置
254d = 数字音量控制设置为 46.5dB
255d = 数字音量控制设置为 47dB

7.1.67 ADC_CH1_CFG3 寄存器（地址 = 0x53）[复位 = 0x80]

图 7-67 中显示了 ADC_CH1_CFG3，表 7-68 中对此进行了介绍。

返回到汇总表。

该寄存器是 ADC 通道 1 的配置寄存器 3。

图 7-67 ADC_CH1_CFG3 寄存器
76543210
ADC_CH1_FGAIN[3:0]RESERVED
R/W-1000bR-0000b
表 7-68 ADC_CH1_CFG3 寄存器字段说明
位字段类型复位说明
7-4ADC_CH1_FGAIN[3:0]R/W0x8ADC 通道 1 精细增益校准。
0d = 精细增益设置为 -0.8dB
1d = 精细增益设置为 -0.7dB
2d = 精细增益设置为 -0.6dB
3d 至 7d = 根据配置设置精细增益
8d = 精细增益设置为 0dB
9d = 精细增益设置为 0.1dB
10d 至 13d = 根据配置设置精细增益
14d = 精细增益设置为 0.6dB
15d = 精细增益设置为 0.7dB
3-0RESERVEDR0x0保留位；仅写入复位值

7.1.68 ADC_CH1_CFG4 寄存器（地址 = 0x54）[复位 = 0x00]

图 7-68 中显示了 ADC_CH1_CFG4，表 7-69 中对此进行了介绍。

返回到汇总表。

该寄存器是 ADC 通道 1 的配置寄存器 4。

图 7-68 ADC_CH1_CFG4 寄存器
76543210
ADC_CH1_PCAL[5:0]PCAL_ANA_DIG_SEL[1:0]
R/W-000000bR/W-00b
表 7-69 ADC_CH1_CFG4 寄存器字段说明
位字段类型复位说明
7-2ADC_CH1_PCAL[5:0]R/W0x0具有调制器时钟分辨率的 ADC 通道 1 相位校准。
0d = 无相位校准
1d = 相位校准延迟设置为一个调制器时钟周期
2d = 相位校准延迟设置为两个调制器时钟周期
3d 至 62d = 相位校准延迟视配置而定
63d = 相位校准延迟设置为 63 个调制器时钟周期
1-0PCAL_ANA_DIG_SEL[1:0]R/W0x0PCAL 支持配置。
0d = 支持模拟和数字的 Pcal
1d = 仅支持模拟的 Pcal
2d = 仅支持数字的 Pcal
3d = 保留

7.1.69 ADC_CH2_CFG0 寄存器（地址 = 0x55）[复位 = 0x00]

图 7-69 中显示了 ADC_CH2_CFG0，表 7-70 中对此进行了介绍。

返回到汇总表。

该寄存器是 ADC 通道 2 的配置寄存器 0。

图 7-69 ADC_CH2_CFG0 寄存器
76543210
ADC_CH2_INSRC[1:0]RESERVEDADC_CH2_CM_TOL[1:0]ADC_CH2_FULLSCALE_VALADC_CH2_BW_MODE
R/W-00bR-00bR/W-00bR/W-0bR/W-0b
表 7-70 ADC_CH2_CFG0 寄存器字段说明
位字段类型复位说明
7-6ADC_CH2_INSRC[1:0]R/W0x0ADC 通道 2 输入配置。
0d = 模拟差分输入
1d = 模拟单端输入
不使用
不使用
5-4RESERVEDR0x0保留位；仅写入复位值
3-2ADC_CH2_CM_TOL[1:0]R/W0x0ADC 通道 2 输入耦合（适用于模拟输入）。
0d = 具有共模变化容差的交流耦合输入，单端配置支持 50mVpp，差分配置支持 100mVpp
1d = 具有共模变化容差的交流耦合/直流耦合输入，单端配置支持 500mVpp，差分配置支持 1Vpp（预计 SNR 下降 1-2dB）
2d = 具有共模变化容差的交流耦合/直流耦合输入，支持轨到轨（电源到地）（预计 SNR 下降 3-4dB，仅在这种情况下支持高 CMRR）
3d = 保留
1ADC_CH2_FULLSCALE_VALR/W0x0VREF=2.75V 时的 ADC 通道 2 满量程值（适用于模拟输入）。
0d = 10Vrms 差分
1d = 5Vrms 差分
0ADC_CH2_BW_MODER/W0x0ADC 通道 2 带宽选择耦合（适用于模拟输入）。
0d = 音频带宽（24kHz 模式）
1d = 宽带宽（96kHz 模式）（仅支持 40kΩ 输入阻抗情况）

7.1.70 ADC_CH2_CFG2 寄存器（地址 = 0x57）[复位 = 0xA1]

图 7-70 中显示了 ADC_CH2_CFG2，表 7-71 中对此进行了介绍。

返回到汇总表。

该寄存器是通道 2 的配置寄存器 2。

图 7-70 ADC_CH2_CFG2 寄存器
76543210
ADC_CH2_DVOL[7:0]
R/W-10100001b
表 7-71 ADC_CH2_CFG2 寄存器字段说明
位字段类型复位说明
7-0ADC_CH2_DVOL[7:0]R/W0xA1通道 1 数字音量控制。
0d = 数字音量静音
1d = 数字音量控制设置为 –80dB
2d = 数字音量控制设置为 –79.5dB
3d 至 160d = 数字音量控制根据配置进行设置
161d = 数字音量控制设置为 0dB
162d = 数字音量控制设置为 0.5dB
163d 至 253d = 数字音量控制根据配置进行设置
254d = 数字音量控制设置为 46.5dB
255d = 数字音量控制设置为 47dB

7.1.71 ADC_CH2_CFG3 寄存器（地址 = 0x58）[复位 = 0x80]

图 7-71 中显示了 ADC_CH2_CFG3，表 7-72 中对此进行了介绍。

返回到汇总表。

该寄存器是 ADC 通道 2 的配置寄存器 3。

图 7-71 ADC_CH2_CFG3 寄存器
76543210
ADC_CH2_FGAIN[3:0]RESERVED
R/W-1000bR-0000b
表 7-72 ADC_CH2_CFG3 寄存器字段说明
位字段类型复位说明
7-4ADC_CH2_FGAIN[3:0]R/W0x8ADC 通道 2 精细增益校准。
0d = 精细增益设置为 -0.8dB
1d = 精细增益设置为 -0.7dB
2d = 精细增益设置为 -0.6dB
3d 至 7d = 根据配置设置精细增益
8d = 精细增益设置为 0dB
9d = 精细增益设置为 0.1dB
10d 至 13d = 根据配置设置精细增益
14d = 精细增益设置为 0.6dB
15d = 精细增益设置为 0.7dB
3-0RESERVEDR0x0保留位；仅写入复位值

7.1.72 ADC_CH2_CFG4 寄存器（地址 = 0x59）[复位 = 0x00]

图 7-72 中显示了 ADC_CH2_CFG4，表 7-73 中对此进行了介绍。

返回到汇总表。

该寄存器是 ADC 通道 2 的配置寄存器 4。

图 7-72 ADC_CH2_CFG4 寄存器
76543210
ADC_CH2_PCAL[5:0]RESERVED
R/W-000000bR-00b
表 7-73 ADC_CH2_CFG4 寄存器字段说明
位字段类型复位说明
7-2ADC_CH2_PCAL[5:0]R/W0x0具有调制器时钟分辨率的 ADC 通道两相位校准。
0d = 无相位校准
1d = 相位校准延迟设置为一个调制器时钟周期
2d = 相位校准延迟设置为两个调制器时钟周期
3d 至 62d = 相位校准延迟视配置而定
63d = 相位校准延迟设置为 63 个调制器时钟周期
1-0RESERVEDR0x0保留位；仅写入复位值

7.1.73 ADC_CH3_CFG0 寄存器（地址 = 0x5A）[复位 = 0x00]

图 7-73 中显示了 ADC_CH3_CFG0，表 7-74 中对此进行了介绍。

返回到汇总表。

该寄存器是 ADC 通道 3 的配置寄存器 0。

图 7-73 ADC_CH3_CFG0 寄存器
76543210
ADC_CH3_CLONERESERVED
R/W-0bR-0000000b
表 7-74 ADC_CH3_CFG0 寄存器字段说明
位字段类型复位说明
7ADC_CH3_CLONER/W0x0ADC 通道 3 输入配置。
0d = 禁用克隆
1d = 生成的通道 3 数字滤波器输入与通道 1 数字滤波器输入（克隆输入）相同
6-0RESERVEDR0x0保留位；仅写入复位值

7.1.74 ADC_CH3_CFG2 寄存器（地址 = 0x5B）[复位 = 0xA1]

图 7-74 中显示了 ADC_CH3_CFG2，表 7-75 中对此进行了介绍。

返回到汇总表。

该寄存器是 ADC 通道 3 的配置寄存器 2。

图 7-74 ADC_CH3_CFG2 寄存器
76543210
ADC_CH3_DVOL[7:0]
R/W-10100001b
表 7-75 ADC_CH3_CFG2 寄存器字段说明
位字段类型复位说明
7-0ADC_CH3_DVOL[7:0]R/W0xA1通道 3 数字音量控制。
0d = 数字音量静音
1d = 数字音量控制设置为 –80dB
2d = 数字音量控制设置为 –79.5dB
3d 至 160d = 数字音量控制根据配置进行设置
161d = 数字音量控制设置为 0dB
162d = 数字音量控制设置为 0.5dB
163d 至 253d = 数字音量控制根据配置进行设置
254d = 数字音量控制设置为 46.5dB
255d = 数字音量控制设置为 47dB

7.1.75 ADC_CH3_CFG3 寄存器（地址 = 0x5C）[复位 = 0x80]

图 7-75 中显示了 ADC_CH3_CFG3，表 7-76 中对此进行了介绍。

返回到汇总表。

该寄存器是 ADC 通道 3 的配置寄存器 3。

图 7-75 ADC_CH3_CFG3 寄存器
76543210
ADC_CH3_FGAIN[3:0]RESERVED
R/W-1000bR-0000b
表 7-76 ADC_CH3_CFG3 寄存器字段说明
位字段类型复位说明
7-4ADC_CH3_FGAIN[3:0]R/W0x8ADC 通道 3 精细增益校准。
0d = 精细增益设置为 -0.8dB
1d = 精细增益设置为 -0.7dB
2d = 精细增益设置为 -0.6dB
3d 至 7d = 根据配置设置精细增益
8d = 精细增益设置为 0dB
9d = 精细增益设置为 0.1dB
10d 至 13d = 根据配置设置精细增益
14d = 精细增益设置为 0.6dB
15d = 精细增益设置为 0.7dB
3-0RESERVEDR0x0保留位；仅写入复位值

7.1.76 ADC_CH3_CFG4 寄存器（地址 = 0x5D）[复位 = 0x00]

图 7-76 中显示了 ADC_CH3_CFG4，表 7-77 中对此进行了介绍。

返回到汇总表。

该寄存器是 ADC 通道 3 的配置寄存器 4。

图 7-76 ADC_CH3_CFG4 寄存器
76543210
ADC_CH3_PCAL[5:0]RESERVED
R/W-000000bR-00b
表 7-77 ADC_CH3_CFG4 寄存器字段说明
位字段类型复位说明
7-2ADC_CH3_PCAL[5:0]R/W0x0具有调制器时钟分辨率的 ADC 通道三相位校准。
0d = 无相位校准
1d = 相位校准延迟设置为一个调制器时钟周期
2d = 相位校准延迟设置为两个调制器时钟周期
3d 至 62d = 相位校准延迟视配置而定
63d = 相位校准延迟设置为 63 个调制器时钟周期
1-0RESERVEDR0x0保留位；仅写入复位值

7.1.77 ADC_CH4_CFG0 寄存器（地址 = 0x5E）[复位 = 0x00]

图 7-77 中显示了 ADC_CH4_CFG0，表 7-78 中对此进行了介绍。

返回到汇总表。

该寄存器是 ADC 通道 4 的配置寄存器 0。

图 7-77 ADC_CH4_CFG0 寄存器
76543210
ADC_CH4_CLONERESERVED
R/W-0bR-0000000b
表 7-78 ADC_CH4_CFG0 寄存器字段说明
位字段类型复位说明
7ADC_CH4_CLONER/W0x0ADC 通道 4 输入配置。
0d = 禁用克隆
1d = 生成的通道 4 数字滤波器输入与通道 2 数字滤波器输入（克隆输入）相同
6-0RESERVEDR0x0保留位；仅写入复位值

7.1.78 ADC_CH4_CFG2 寄存器（地址 = 0x5F）[复位 = 0xA1]

图 7-78 中显示了 ADC_CH4_CFG2，表 7-79 中对此进行了介绍。

返回到汇总表。

该寄存器是通道 2 的配置寄存器 4。

图 7-78 ADC_CH4_CFG2 寄存器
76543210
ADC_CH4_DVOL[7:0]
R/W-10100001b
表 7-79 ADC_CH4_CFG2 寄存器字段说明
位字段类型复位说明
7-0ADC_CH4_DVOL[7:0]R/W0xA1通道 4 数字音量控制。
0d = 数字音量静音
1d = 数字音量控制设置为 –80dB
2d = 数字音量控制设置为 –79.5dB
3d 至 160d = 数字音量控制根据配置进行设置
161d = 数字音量控制设置为 0dB
162d = 数字音量控制设置为 0.5dB
163d 至 253d = 数字音量控制根据配置进行设置
254d = 数字音量控制设置为 46.5dB
255d = 数字音量控制设置为 47dB

7.1.79 ADC_CH4_CFG3 寄存器（地址 = 0x60）[复位 = 0x80]

图 7-79 中显示了 ADC_CH4_CFG3，表 7-80 中对此进行了介绍。

返回到汇总表。

该寄存器是 ADC 通道 4 的配置寄存器 3。

图 7-79 ADC_CH4_CFG3 寄存器
76543210
ADC_CH4_FGAIN[3:0]RESERVED
R/W-1000bR-0000b
表 7-80 ADC_CH4_CFG3 寄存器字段说明
位字段类型复位说明
7-4ADC_CH4_FGAIN[3:0]R/W0x8ADC 通道 4 精细增益校准。
0d = 精细增益设置为 -0.8dB
1d = 精细增益设置为 -0.7dB
2d = 精细增益设置为 -0.6dB
3d 至 7d = 根据配置设置精细增益
8d = 精细增益设置为 0dB
9d = 精细增益设置为 0.1dB
10d 至 13d = 根据配置设置精细增益
14d = 精细增益设置为 0.6dB
15d = 精细增益设置为 0.7dB
3-0RESERVEDR0x0保留位；仅写入复位值

7.1.80 ADC_CH4_CFG4 寄存器（地址 = 0x61）[复位 = 0x00]

图 7-80 中显示了 ADC_CH4_CFG4，表 7-81 中对此进行了介绍。

返回到汇总表。

该寄存器是 ADC 通道 4 的配置寄存器 4。

图 7-80 ADC_CH4_CFG4 寄存器
76543210
ADC_CH4_PCAL[5:0]RESERVED
R/W-000000bR-00b
表 7-81 ADC_CH4_CFG4 寄存器字段说明
位字段类型复位说明
7-2ADC_CH4_PCAL[5:0]R/W0x0具有调制器时钟分辨率的 ADC 通道 4 相位校准。
0d = 无相位校准
1d = 相位校准延迟设置为一个调制器时钟周期
2d = 相位校准延迟设置为两个调制器时钟周期
3d 至 62d = 相位校准延迟视配置而定
63d = 相位校准延迟设置为 63 个调制器时钟周期
1-0RESERVEDR0x0保留位；仅写入复位值

7.1.81 OUT1x_CFG0 寄存器（地址 = 0x64）[复位 = 0x20]

图 7-81 中显示了 OUT1x_CFG0，表 7-82 中对此进行了介绍。

返回到汇总表。

该寄存器是通道 OUT1x 的配置寄存器 0。

图 7-81 OUT1x_CFG0 寄存器
76543210
OUT1x_SRC[2:0]OUT1x_CFG[2:0]OUT1x_VCOMOUT1x_LP_MODE
R/W-001bR/W-000bR/W-0bR/W-0b
表 7-82 OUT1x_CFG0 寄存器字段说明
位字段类型复位说明
7-5OUT1x_SRC[2:0]R/W0x1OUT1x 源配置。
0d = 禁用输出驱动器
1d = 来自 DAC 信号链的输入
2d = 来自模拟旁路路径的输入
3d = 来自 DAC 信号链和模拟旁路路径的输入
4d = 来自 DAC 信号链和模拟旁路路径的独立输入（DAC -> OUT1P，IN1P -> OUT1M）
5d = 来自 DAC 信号链和模拟旁路路径的独立输入（IN1M -> OUT1P，DAC -> OUT1M）
6d-7d = 保留；不使用
4-2OUT1x_CFG[2:0]R/W0x0OUT1x DAC/模拟旁路路由配置。（如果 OUT1x_SRC 配置了 4d 或 5d，则不使用）
0d = 差分（DAC1AP + DAC1BP/IN1M -> OUT1P；DAC1AM + DAC1BM/IN1P -> OUT1M）
1d = 立体声单端（DAC1A/IN1M -> OUT1P；DAC1B/IN1P -> OUT1M）
2d = 单声道单端，仅限 OUT1P 处输出 (DAC1A + DAC1B/IN1M-> OUT1P)
3d = 单声道单端，仅限 OUT1M 处输出 (DAC1A + DAC1B/IN1P -> OUT1M)
4d = 伪差分，OUT1M 用作 VCOM（DAC1A，DAC1B/IN1M -> OUT1P，VCOM -> OUT1M）
5d = 伪差分，OUT1M 用作 VCOM，OUT2M 用于外部检测（DAC1A，DAC1B/IN1M -> OUT1P，VCOM -> OUT1M）
6d = 伪差分，OUT1P 用作 VCOM（IN1P -> OUT1M，VCOM -> OUT1P）
7d = 保留；不使用
1OUT1x_VCOMR/W0x0通道 OUT1x VCOM 配置。
0d = 0.6 * Vref（仅对于 1.375V VREF 模式为 0.654*Vref）
1d = AVDD/2
0OUT1x_LP_MODER/W0x0OUT1x 通道的低功耗模式。（仅对配置为 DAC 信号链的 OUT1x_SRC 有效）（对于配置为立体声 SE 的 OUT1x_CFG 无效）
0d = 禁用低功耗模式（性能高 3dB）
1d = 启用低功耗模式

7.1.82 OUT1x_CFG1 寄存器（地址 = 0x65）[复位 = 0x20]

图 7-82 中显示了 OUT1x_CFG1，表 7-83 中对此进行了介绍。

返回到汇总表。

该寄存器是通道 OUT1x 的配置寄存器 1。

图 7-82 OUT1x_CFG1 寄存器
76543210
OUT1P_DRIVE[1:0]OUT1P_LVL_CTRL[2:0]RESERVEDRESERVEDDAC_CH1_BW_MODE
R/W-00bR/W-100bR-0bR-0bR/W-0b
表 7-83 OUT1x_CFG1 寄存器字段说明
位字段类型复位说明
7-6OUT1P_DRIVE[1:0]R/W0x0通道 OUT1P 驱动配置。
0d = 具有最小 300Ω 阻抗的线路输出驱动器
1d = 具有最小 4Ω 阻抗的耳机驱动器
2d = 4Ω
3d = FD 接收器/调试
5-3OUT1P_LVL_CTRL[2:0]R/W0x4通道 OUT1P 电平控制配置
不使用
不使用
不使用
不使用
4d = -8dB
5d = -14dB
6d = -20dB
7d = -26dB
2RESERVEDR0x0保留位；仅写入复位值
1RESERVEDR0x0保留位；仅写入复位值
0DAC_CH1_BW_MODER/W0x0DAC 通道 1 带宽选择。
0d = 音频带宽（24kHz 模式）
1d = 宽带宽（96kHz 模式）

7.1.83 OUT1x_CFG2 寄存器（地址 = 0x66）[复位 = 0x20]

图 7-83 中显示了 OUT1x_CFG2，表 7-84 中对此进行了介绍。

返回到汇总表。

该寄存器是通道 OUT2x 的配置寄存器 2。

图 7-83 OUT1x_CFG2 寄存器
76543210
OUT1M_DRIVE[1:0]OUT1M_LVL_CTRL[2:0]RESERVEDDAC_CH1_FULLSCALE_VALDAC_CH1_CM_TOL
R/W-00bR/W-100bR-0bR/W-0bR/W-0b
表 7-84 OUT1x_CFG2 寄存器字段说明
位字段类型复位说明
7-6OUT1M_DRIVE[1:0]R/W0x0通道 OUT1M 驱动配置。
0d = 具有最小 300Ω 阻抗的线路输出驱动器
1d = 具有最小 4Ω 阻抗的耳机驱动器
2d = 4Ω
3d = FD 接收器/调试
5-3OUT1M_LVL_CTRL[2:0]R/W0x4通道 OUT1M 电平控制配置。
不使用
不使用
不使用
不使用
4d = -8dB
5d = -14dB
6d = -20dB
7d = -26dB
2RESERVEDR0x0保留位；仅写入复位值
1DAC_CH1_FULLSCALE_VALR/W0x0VREF=2.75V 时的 DAC 通道 1 满量程值
0d = 10Vrms 差分
1d = 5Vrms 差分
0DAC_CH1_CM_TOLR/W0x0DAC 通道 1 输入耦合（适用于模拟输入）。
0d = 具有共模变化容差的交流耦合输入，单端配置支持 50mVpp，差分配置支持 100mVpp
1d = 具有共模变化容差的交流耦合/直流耦合输入，支持轨到轨（电源到地）（预计 SNR 下降 3-4dB，仅在这种情况下支持高 CMRR）

7.1.84 DAC_CH1A_CFG0 寄存器（地址 = 0x67）[复位 = 0xC9]

图 7-84 中显示了 DAC_CH1A_CFG0，表 7-85 中对此进行了介绍。

返回到汇总表。

该寄存器是 DAC 通道 1A 的配置寄存器 0。

图 7-84 DAC_CH1A_CFG0 寄存器
76543210
DAC_CH1A_DVOL[7:0]
R/W-11001001b
表 7-85 DAC_CH1A_CFG0 寄存器字段说明
位字段类型复位说明
7-0DAC_CH1A_DVOL[7:0]R/W0xC9通道 1A 数字音量控制。
0d = 数字音量静音
1d = 数字音量控制设置为 -100dB
2d = 数字音量控制设置为 -99.5dB
3d 至 200d = 数字音量控制根据配置进行设置
201d = 数字音量控制设置为 0dB
202d = 数字音量控制设置为 +0.5dB
203d 至 253d = 数字音量控制根据配置进行设置
254d = 数字音量控制设置为 +26.5dB
255d = 数字音量控制设置为 +27dB

7.1.85 DAC_CH1A_CFG1 寄存器（地址 = 0x68）[复位 = 0x80]

图 7-85 中显示了 DAC_CH1A_CFG1，表 7-86 中对此进行了介绍。

返回到汇总表。

该寄存器是 DAC 通道 1A 的配置寄存器 1。

图 7-85 DAC_CH1A_CFG1 寄存器
76543210
DAC_CH1A_FGAIN[3:0]RESERVED
R/W-1000bR-0000b
表 7-86 DAC_CH1A_CFG1 寄存器字段说明
位字段类型复位说明
7-4DAC_CH1A_FGAIN[3:0]R/W0x8DAC 通道 1A 精细增益校准。
0d = 精细增益设置为 -0.8dB
1d = 精细增益设置为 -0.7dB
2d = 精细增益设置为 -0.6dB
3d 至 7d = 根据配置设置精细增益
8d = 精细增益设置为 0dB
9d = 精细增益设置为 0.1dB
10d 至 13d = 根据配置设置精细增益
14d = 精细增益设置为 0.6dB
15d = 精细增益设置为 0.7dB
3-0RESERVEDR0x0保留位；仅写入复位值

7.1.86 DAC_CH1B_CFG0 寄存器（地址 = 0x69）[复位 = 0xC9]

图 7-86 中显示了 DAC_CH1B_CFG0，表 7-87 中对此进行了介绍。

返回到汇总表。

该寄存器是 DAC 通道 1B 的配置寄存器 0。

图 7-86 DAC_CH1B_CFG0 寄存器
76543210
DAC_CH1B_DVOL[7:0]
R/W-11001001b
表 7-87 DAC_CH1B_CFG0 寄存器字段说明
位字段类型复位说明
7-0DAC_CH1B_DVOL[7:0]R/W0xC9通道 1B 数字音量控制。
0d = 数字音量静音
1d = 数字音量控制设置为 -100dB
2d = 数字音量控制设置为 -99.5dB
3d 至 200d = 数字音量控制根据配置进行设置
201d = 数字音量控制设置为 0dB
202d = 数字音量控制设置为 +0.5dB
203d 至 253d = 数字音量控制根据配置进行设置
254d = 数字音量控制设置为 +26.5dB
255d = 数字音量控制设置为 +27dB

7.1.87 DAC_CH1B_CFG1 寄存器（地址 = 0x6A）[复位 = 0x80]

图 7-87 中显示了 DAC_CH1B_CFG1，表 7-88 中对此进行了介绍。

返回到汇总表。

该寄存器是 DAC 通道 1B 的配置寄存器 1。

图 7-87 DAC_CH1B_CFG1 寄存器
76543210
DAC_CH1B_FGAIN[3:0]RESERVED
R/W-1000bR-0000b
表 7-88 DAC_CH1B_CFG1 寄存器字段说明
位字段类型复位说明
7-4DAC_CH1B_FGAIN[3:0]R/W0x8DAC 通道 1B 精细增益校准。
0d = 精细增益设置为 -0.8dB
1d = 精细增益设置为 -0.7dB
2d = 精细增益设置为 -0.6dB
3d 至 7d = 根据配置设置精细增益
8d = 精细增益设置为 0dB
9d = 精细增益设置为 0.1dB
10d 至 13d = 根据配置设置精细增益
14d = 精细增益设置为 0.6dB
15d = 精细增益设置为 0.7dB
3-0RESERVEDR0x0保留位；仅写入复位值

7.1.88 OUT2x_CFG0 寄存器（地址 = 0x6B）[复位 = 0x20]

图 7-88 中显示了 OUT2x_CFG0，表 7-89 中对此进行了介绍。

返回到汇总表。

该寄存器是通道 OUT2x 的配置寄存器 0。

图 7-88 OUT2x_CFG0 寄存器
76543210
OUT2x_SRC[2:0]OUT2x_CFG[2:0]OUT2x_VCOMOUT2x_LP_MODE
R/W-001bR/W-000bR/W-0bR/W-0b
表 7-89 OUT2x_CFG0 寄存器字段说明
位字段类型复位说明
7-5OUT2x_SRC[2:0]R/W0x1OUT2x 源配置。
0d = 禁用输出驱动器
1d = 来自 DAC 信号链的输入
2d = 来自模拟旁路路径的输入
3d = 来自 DAC 信号链和模拟旁路路径的输入
4d = 来自 DAC 信号链和模拟旁路路径的独立输入（DAC -> OUT2P，IN2P -> OUT2M）
5d = 来自 DAC 信号链和模拟旁路路径的独立输入（IN2M -> OUT2P，DAC -> OUT2M）
6d-7d = 保留；不使用
4-2OUT2x_CFG[2:0]R/W0x0OUT2x DAC/模拟旁路路由配置。（如果 OUT1x_SRC 配置了 4d 或 5d，则不使用）
0d = 差分（DAC2AP + DAC2BP/IN2M -> OUT2P；DAC2AM + DAC2BM/IN2P -> OUT2M）
1d = 立体声单端（DAC2A/IN2M -> OUT2P；DAC2B/IN2P -> OUT2M）
2d = 单声道单端，仅限 OUT2P 处输出 (DAC2A + DAC2B/IN2M-> OUT2P)
3d = 单声道单端，仅限 OUT2M 处输出 (DAC2A + DAC2B/IN2P -> OUT2M)
4d = 伪差分，OUT2M 用作 VCOM（DAC2A、DAC2B/IN2M -> OUT2P，VCOM -> OUT2M）
5d = 保留；不使用
6d = 伪差分，OUT2P 用作 VCOM（IN2P -> OUT2M，VCOM -> OUT2P）
7d = 保留；不使用
1OUT2x_VCOMR/W0x0通道 OUT2x VCOM 配置。
0d = 0.6 * Vref（仅对于 1.375V VREF 模式为 0.654*Vref）
2d = AVDD/2
0OUT2x_LP_MODER/W0x0OUT2x 通道的低功耗模式。（仅对配置为 DAC 信号链的 OUT2x_SRC 有效）（对于配置为立体声 SE 的 OUT2x_CFG 无效）
0d = 禁用低功耗模式（性能高 3dB）
1d = 启用低功耗模式

7.1.89 OUT2x_CFG1 寄存器（地址 = 0x6C）[复位 = 0x20]

图 7-89 中显示了 OUT2x_CFG1，表 7-90 中对此进行了介绍。

返回到汇总表。

该寄存器是通道 OUT2x 的配置寄存器 1。

图 7-89 OUT2x_CFG1 寄存器
76543210
OUT2P_DRIVE[1:0]OUT2P_LVL_CTRL[2:0]RESERVEDRESERVEDDAC_CH2_BW_MODE
R/W-00bR/W-100bR-0bR-0bR/W-0b
表 7-90 OUT2x_CFG1 寄存器字段说明
位字段类型复位说明
7-6OUT2P_DRIVE[1:0]R/W0x0通道 OUT2P 驱动配置。
0d = 具有最小 300Ω 阻抗的线路输出驱动器
1d = 具有最小 4Ω 阻抗的耳机驱动器
2d = 4Ω
3d = FD 接收器/调试
5-3OUT2P_LVL_CTRL[2:0]R/W0x4通道 OUT2P 电平控制配置。
不使用
不使用
不使用
不使用
4d = -8dB
5d = -14dB
6d = -20dB
7d = -26dB
2RESERVEDR0x0保留位；仅写入复位值
1RESERVEDR0x0保留位；仅写入复位值
0DAC_CH2_BW_MODER/W0x0DAC 通道 2 带宽选择。
0d = 音频带宽（24kHz 模式）
1d = 宽带宽（96kHz 模式）

7.1.90 OUT2x_CFG2 寄存器（地址 = 0x6D）[复位 = 0x20]

图 7-90 中显示了 OUT2x_CFG2，表 7-91 中对此进行了介绍。

返回到汇总表。

该寄存器是通道 OUT2x 的配置寄存器 2。

图 7-90 OUT2x_CFG2 寄存器
76543210
OUT2M_DRIVE[1:0]OUT2M_LVL_CTRL[2:0]RESERVEDDAC_CH2_FULLSCALE_VALDAC_CH2_CM_TOL
R/W-00bR/W-100bR-0bR/W-0bR/W-0b
表 7-91 OUT2x_CFG2 寄存器字段说明
位字段类型复位说明
7-6OUT2M_DRIVE[1:0]R/W0x0通道 OUT2M 驱动配置。
0d = 具有最小 300Ω 阻抗的线路输出驱动器
1d = 具有最小 4Ω 阻抗的耳机驱动器
2d = 4Ω
3d = FD 接收器/调试
5-3OUT2M_LVL_CTRL[2:0]R/W0x4通道 OUT2M 电平控制配置。
不使用
不使用
不使用
不使用
4d = -8dB
5d = -14dB
6d = -20dB
7d = -26dB
2RESERVEDR0x0保留位；仅写入复位值
1DAC_CH2_FULLSCALE_VALR/W0x0VREF=2.75V 时的 DAC 通道 2 满量程值
0d = 10Vrms 差分
1d = 5Vrms 差分
0DAC_CH2_CM_TOLR/W0x0DAC 通道 2 输入耦合（适用于模拟输入）。
0d = 具有共模变化容差的交流耦合输入，单端配置支持 50mVpp，差分配置支持 100mVpp
1d = 具有共模变化容差的交流耦合/直流耦合输入，支持轨到轨（电源到地）（预计 SNR 下降 3-4dB，仅在这种情况下支持高 CMRR）

7.1.91 DAC_CH2A_CFG0 寄存器（地址 = 0x6E）[复位 = 0xC9]

图 7-91 中显示了 DAC_CH2A_CFG0，表 7-92 中对此进行了介绍。

返回到汇总表。

该寄存器是 DAC 通道 2A 的配置寄存器 0。

图 7-91 DAC_CH2A_CFG0 寄存器
76543210
DAC_CH2A_DVOL[7:0]
R/W-11001001b
表 7-92 DAC_CH2A_CFG0 寄存器字段说明
位字段类型复位说明
7-0DAC_CH2A_DVOL[7:0]R/W0xC9通道 2A 数字音量控制。
0d = 数字音量静音
1d = 数字音量控制设置为 -100dB
2d = 数字音量控制设置为 -99.5dB
3d 至 200d = 数字音量控制根据配置进行设置
201d = 数字音量控制设置为 0dB
202d = 数字音量控制设置为 +0.5dB
203d 至 253d = 数字音量控制根据配置进行设置
254d = 数字音量控制设置为 +26.5dB
255d = 数字音量控制设置为 +27dB

7.1.92 DAC_CH2A_CFG1 寄存器（地址 = 0x6F）[复位 = 0x80]

图 7-92 中显示了 DAC_CH2A_CFG1，表 7-93 中对此进行了介绍。

返回到汇总表。

该寄存器是 DAC 通道 2A 的配置寄存器 1。

图 7-92 DAC_CH2A_CFG1 寄存器
76543210
DAC_CH2A_FGAIN[3:0]RESERVED
R/W-1000bR-0000b
表 7-93 DAC_CH2A_CFG1 寄存器字段说明
位字段类型复位说明
7-4DAC_CH2A_FGAIN[3:0]R/W0x8DAC 通道 2A 精细增益校准。
0d = 精细增益设置为 -0.8dB
1d = 精细增益设置为 -0.7dB
2d = 精细增益设置为 -0.6dB
3d 至 7d = 根据配置设置精细增益
8d = 精细增益设置为 0dB
9d = 精细增益设置为 0.1dB
10d 至 13d = 根据配置设置精细增益
14d = 精细增益设置为 0.6dB
15d = 精细增益设置为 0.7dB
3-0RESERVEDR0x0保留位；仅写入复位值

7.1.93 DAC_CH2B_CFG0 寄存器（地址 = 0x70）[复位 = 0xC9]

图 7-93 中显示了 DAC_CH2B_CFG0，表 7-94 中对此进行了介绍。

返回到汇总表。

该寄存器是 DAC 通道 2B 的配置寄存器 0。

图 7-93 DAC_CH2B_CFG0 寄存器
76543210
DAC_CH2B_DVOL[7:0]
R/W-11001001b
表 7-94 DAC_CH2B_CFG0 寄存器字段说明
位字段类型复位说明
7-0DAC_CH2B_DVOL[7:0]R/W0xC9通道 2B 数字音量控制。
0d = 数字音量静音
1d = 数字音量控制设置为 -100dB
2d = 数字音量控制设置为 -99.5dB
3d 至 200d = 数字音量控制根据配置进行设置
201d = 数字音量控制设置为 0dB
202d = 数字音量控制设置为 +0.5dB
203d 至 253d = 数字音量控制根据配置进行设置
254d = 数字音量控制设置为 +26.5dB
255d = 数字音量控制设置为 +27dB

7.1.94 DAC_CH2B_CFG1 寄存器（地址 = 0x71）[复位 = 0x80]

图 7-94 中显示了 DAC_CH2B_CFG1，表 7-95 中对此进行了介绍。

返回到汇总表。

该寄存器是 DAC 通道 2B 的配置寄存器 1。

图 7-94 DAC_CH2B_CFG1 寄存器
76543210
DAC_CH2B_FGAIN[3:0]RESERVED
R/W-1000bR-0000b
表 7-95 DAC_CH2B_CFG1 寄存器字段说明
位字段类型复位说明
7-4DAC_CH2B_FGAIN[3:0]R/W0x8DAC 通道 2B 精细增益校准。
0d = 精细增益设置为 -0.8dB
1d = 精细增益设置为 -0.7dB
2d = 精细增益设置为 -0.6dB
3d 至 7d = 根据配置设置精细增益
8d = 精细增益设置为 0dB
9d = 精细增益设置为 0.1dB
10d 至 13d = 根据配置设置精细增益
14d = 精细增益设置为 0.6dB
15d = 精细增益设置为 0.7dB
3-0RESERVEDR0x0保留位；仅写入复位值

7.1.95 DSP_CFG0 寄存器（地址 = 0x72）[复位 = 0x18]

图 7-95 中显示了 DSP_CFG0，表 7-96 中对此进行了介绍。

返回到汇总表。

该寄存器是数字信号处理器 (DSP) 配置寄存器 0。

图 7-95 DSP_CFG0 寄存器
76543210
ADC_DSP_DECI_FILT[1:0]ADC_DSP_HPF_SEL[1:0]ADC_DSP_BQ_CFG[1:0]ADC_DSP_DISABLE_SOFT_STEPADC_DSP_DVOL_GANG
R/W-00bR/W-01bR/W-10bR/W-0bR/W-0b
表 7-96 DSP_CFG0 寄存器字段说明
位字段类型复位说明
7-6ADC_DSP_DECI_FILT[1:0]R/W0x0ADC 通道抽取滤波器响应。
0d = 线性相位
1d = 低延迟
2d = 超低延迟
3d = 保留；不使用
5-4ADC_DSP_HPF_SEL[1:0]R/W0x1ADC 通道高通滤波器 (HPF) 选择。
0d = 使用可编程一阶 IIR 滤波器来实现自定义 HPF，在 P10_R120-127 至 P11_R8-11 范围内，默认系数值设置为实现全通滤波器
1d = 选择截止频率为 0.00002 x fS（fS = 48kHz 时为 1Hz）的 HPF
2d = 选择截止频率为 0.00025 x fS（fS = 48kHz 时为 12Hz）的 HPF
3d = 选择截止频率为 0.002 x fS（fS = 48kHz 时为 96Hz）的 HPF
3-2ADC_DSP_BQ_CFG[1:0]R/W0x2每个 ADC 通道配置的双二阶滤波器数。
0d = 每个通道均无双二阶滤波器；双二阶滤波器全部禁用
1d = 每个通道 1 个双二阶滤波器
2d = 每个通道 2 个双二阶滤波器
3d = 每个通道 3 个双二阶滤波器
1ADC_DSP_DISABLE_SOFT_STEPR/W0x0在 DVOL 更改、静音和取消静音期间禁用 ADC 软步进。
0d = 启用软步进
1d = 禁用软步进
0ADC_DSP_DVOL_GANGR/W0x0成组控制 ADC 通道上的 DVOL。
0d = 每个通道均有自己的 DVOL CTRL 设置，基于 ADC_CHx_DVOL 位的编程
1d = 无论通道 1 是否打开，所有活动通道都必须使用通道 1 DVOL 设置 (ADC_CH1_DVOL)

7.1.96 DSP_CFG1 寄存器（地址 = 0x73）[复位 = 0x18]

图 7-96 中显示了 DSP_CFG1，表 7-97 中对此进行了介绍。

返回到汇总表。

该寄存器是数字信号处理器 (DSP) 配置寄存器 0。

图 7-96 DSP_CFG1 寄存器
76543210
DAC_DSP_INTX_FILT[1:0]DAC_DSP_HPF_SEL[1:0]DAC_DSP_BQ_CFG[1:0]DAC_DSP_DISABLE_SOFT_STEPDAC_DSP_DVOL_GANG
R/W-00bR/W-01bR/W-10bR/W-0bR/W-0b
表 7-97 DSP_CFG1 寄存器字段说明
位字段类型复位说明
7-6DAC_DSP_INTX_FILT[1:0]R/W0x0DAC 通道抽取滤波器响应。
0d = 线性相位
1d = 低延迟
2d = 超低延迟
3d = 保留；不使用
5-4DAC_DSP_HPF_SEL[1:0]R/W0x1DAC 通道高通滤波器 (HPF) 选择。
0d = 使用可编程一阶 IIR 滤波器来实现自定义 HPF，在 P17_R120-127 至 P18_R8-11 范围内，默认系数值设置为实现全通滤波器
1d = 选择截止频率为 0.00002 x fS（fS = 48kHz 时为 1Hz）的 HPF
2d = 选择截止频率为 0.00025 x fS（fS = 48kHz 时为 12Hz）的 HPF
3d = 选择截止频率为 0.002 x fS（fS = 48kHz 时为 96Hz）的 HPF
3-2DAC_DSP_BQ_CFG[1:0]R/W0x2每个 DAC 通道配置的双二阶滤波器数。
0d = 每个通道均无双二阶滤波器；双二阶滤波器全部禁用
1d = 每个通道 1 个双二阶滤波器
2d = 每个通道 2 个双二阶滤波器
3d = 每个通道 3 个双二阶滤波器
1DAC_DSP_DISABLE_SOFT_STEPR/W0x0在 DVOL 更改、静音和取消静音期间禁用 DAC 软步进。
0d = 启用软步进
1d = 禁用软步进
0DAC_DSP_DVOL_GANGR/W0x0成组控制 DAC 通道上的 DVOL。
0d = 每个 DAC 通道均有自己的 DVOL CTRL 设置，基于 DAC_CHx_DVOL 位的编程
1d = 无论通道 1 是否打开，所有活动通道都必须使用通道 1 DVOL 设置 (DAC_CH1_DVOL)

7.1.97 CH_EN 寄存器（地址 = 0x76）[复位 = 0xCC]

图 7-97 中显示了 CH_EN，表 7-98 中对此进行了介绍。

返回到汇总表。

该寄存器是通道使能配置寄存器。

图 7-97 CH_EN 寄存器
76543210
IN_CH1_ENIN_CH2_ENIN_CH3_ENIN_CH4_ENOUT_CH1_ENOUT_CH2_ENOUT_CH3_ENOUT_CH4_EN
R/W-1bR/W-1bR/W-0bR/W-0bR/W-1bR/W-1bR/W-0bR/W-0b
表 7-98 CH_EN 寄存器字段说明
位字段类型复位说明
7IN_CH1_ENR/W0x1输入通道 1 使能设置。
0d = 输入通道 1 禁用
1d = 输入通道 1 启用
6IN_CH2_ENR/W0x1输入通道 2 使能设置。
0d = 输入通道 2 禁用
1d = 输入通道 2 启用
5IN_CH3_ENR/W0x0输入通道 3 使能设置。
0d = 输入通道 3 禁用
1d = 输入通道 3 启用
4IN_CH4_ENR/W0x0输入通道 4 使能设置。
0d = 输入通道 4 禁用
1d = 输入通道 4 启用
3OUT_CH1_ENR/W0x1输出通道 1 使能设置。
0d = 禁用输出通道 1
1d = 启用输出通道 1
2OUT_CH2_ENR/W0x1输出通道 2 使能设置。
0d = 禁用输出通道 2
1d = 启用输出通道 2
1OUT_CH3_ENR/W0x0输出通道 3 使能设置。
0d = 禁用输出通道 3
1d = 启用输出通道 3
0OUT_CH4_ENR/W0x0输出通道 4 使能设置。
0d = 禁用输出通道 4
1d = 启用输出通道 4

7.1.98 DYN_PUPD_CFG 寄存器（地址 = 0x77）[复位 = 0x00]

图 7-98 中显示了 DYN_PUPD_CFG，表 7-99 中对此进行了介绍。

返回到汇总表。

该寄存器是上电配置寄存器。

图 7-98 DYN_PUPD_CFG 寄存器
76543210
ADC_DYN_PUPD_ENADC_DYN_MAXCH_SELDAC_DYN_PUPD_ENDAC_DYN_MAXCH_SELDYN_PUPD_ADC_PDM_DIFF_CLKRESERVED
R/W-0bR/W-0bR/W-0bR/W-0bR/W-0bR-000b
表 7-99 DYN_PUPD_CFG 寄存器字段说明
位字段类型复位说明
7ADC_DYN_PUPD_ENR/W0x0用于录音路径的动态通道上电/断电使能。
0d = 如果任何通道录音处于开启状态，则不支持通道上电/断电
1d = 即使通道录音处于开启状态，通道也可以单独上电或断电
6ADC_DYN_MAXCH_SELR/W0x0记录路径的动态模式最大通道选择配置。
0d = 启用动态通道上电/断电功能时使用通道 1 和通道 2
1d = 启用动态通道上电/断电功能时使用通道 1 至通道 4
5DAC_DYN_PUPD_ENR/W0x0用于回放路径的动态通道上电/断电使能。
0d = 如果任何通道回放处于开启状态，则不支持通道上电/断电
1d = 即使回放录音处于开启状态，通道也可以单独上电或断电
4DAC_DYN_MAXCH_SELR/W0x0回放路径的动态模式最大通道选择配置。
0d = 启用动态通道上电/断电功能时使用通道 1 和通道 2
1d = 启用动态通道上电/断电功能时使用通道 1 至通道 4
3DYN_PUPD_ADC_PDM_DIFF_CLKR/W0x0使用不同的 ADC 调制器时钟和 PDM 时钟配置进行动态上电/断电。
0d = 动态上电/断电使用相同的 ADC 调制器时钟和 PDM 时钟
1d = 动态上电/断电使用不同的 ADC 调制器时钟和 PDM 时钟
2-0RESERVEDR0x0保留位；仅写入复位值

7.1.99 PWR_CFG 寄存器（地址 = 0x78）[复位 = 0x00]

图 7-99 中显示了 PWR_CFG，表 7-100 中对此进行了介绍。

返回到汇总表。

该寄存器是上电配置寄存器。

图 7-99 PWR_CFG 寄存器
76543210
ADC_PDZDAC_PDZMICBIAS_PDZRESERVEDUAD_ENVAD_ENUAG_ENRESERVED
R/W-0bR/W-0bR/W-0bR-0bR/W-0bR/W-0bR/W-0bR-0b
表 7-100 PWR_CFG 寄存器字段说明
位字段类型复位说明
7ADC_PDZR/W0x0ADC 和 PDM 通道的电源控制。
0d = 所有 ADC 和 PDM 通道断电
1d = 所有已启用的 ADC 和 PDM 通道上电
6DAC_PDZR/W0x0DAC 通道的电源控制。
0d = 所有 DAC 通道断电
1d = 所有已启用的 DAC 通道上电
5MICBIAS_PDZR/W0x0MICBIAS 的电源控制。
0d = MICBIAS 断电
1d = MICBIAS 上电
4RESERVEDR0x0保留位；仅写入复位值
3UAD_ENR/W0x0启用超声活动检测 (UAD) 算法。
0d = 禁用 UAD
1d = 启用 UAD
2VAD_ENR/W0x0启用语音活动检测 (VAD) 算法。
0d = 禁用 VAD
1d = 启用 VAD
1UAG_ENR/W0x0启用超声活动检测 (UAG) 算法。
0d = 禁用 UAG
1d = 启用 UAG
0RESERVEDR0x0保留位；仅写入复位值

7.1.100 DEV_STS0 寄存器（地址 = 0x79）[复位 = 0x00]

图 7-100 中显示了 DEV_STS0，表 7-101 中对此进行了介绍。

返回到汇总表。

该寄存器是器件状态值寄存器 0。

图 7-100 DEV_STS0 寄存器
76543210
IN_CH1_STATUSIN_CH2_STATUSIN_CH3_STATUSIN_CH4_STATUSOUT_CH1_STATUSOUT_CH2_STATUSOUT_CH3_STATUSOUT_CH4_STATUS
R-0bR-0bR-0bR-0bR-0bR-0bR-0bR-0b
表 7-101 DEV_STS0 寄存器字段说明
位字段类型复位说明
7IN_CH1_STATUSR0x0ADC 或 PDM 通道 1 电源状态。
0d = ADC 或 PDM 通道断电
1d = ADC 或 PDM 通道上电
6IN_CH2_STATUSR0x0ADC 或 PDM 通道 2 电源状态。
0d = ADC 或 PDM 通道断电
1d = ADC 或 PDM 通道上电
5IN_CH3_STATUSR0x0ADC 或 PDM 通道 1 电源状态。
0d = ADC 或 PDM 通道断电
1d = ADC 或 PDM 通道上电
4IN_CH4_STATUSR0x0ADC 或 PDM 通道 2 电源状态。
0d = ADC 或 PDM 通道断电
1d = ADC 或 PDM 通道上电
3OUT_CH1_STATUSR0x0DAC 通道 1 电源状态。
0d = DAC 通道断电
1d = DAC 通道上电
2OUT_CH2_STATUSR0x0DAC 通道 2 电源状态。
0d = DAC 通道断电
1d = DAC 通道上电
1OUT_CH3_STATUSR0x0DAC 通道 3 电源状态。
0d = DAC 通道断电
1d = DAC 通道上电
0OUT_CH4_STATUSR0x0DAC 通道 4 电源状态。
0d = DAC 通道断电
1d = DAC 通道上电

7.1.101 DEV_STS1 寄存器（地址 = 0x7A）[复位 = 0x80]

图 7-101 中显示了 DEV_STS1，表 7-102 中对此进行了介绍。

返回到汇总表。

该寄存器是器件状态值寄存器 1。

图 7-101 DEV_STS1 寄存器
76543210
MODE_STS[2:0]PLL_STSMICBIAS_STSBOOST_STSCHx_PD_FLT_STSALL_CHx_PD_FLT_STS
R-100bR-0bR-0bR-0bR-0bR-0b
表 7-102 DEV_STS1 寄存器字段说明
位字段类型复位说明
7-5MODE_STS[2:0]R0x4器件模式状态。
0-3d = 保留
4d = 器件处于睡眠模式或软件关断模式
5d = 保留
6d = 器件处于工作模式且所有录音和回放通道都关闭
7d = 器件处于工作模式且至少一个录音或回放通道开启
4PLL_STSR0x0PLL 状态。
0d = 未启用 PLL
1d = 启用 PLL
3MICBIAS_STSR0x0MICBIAS 状态。
0d = 禁用 MICBIAS
1d = 启用 MICBIAS
2BOOST_STSR0x0升压状态。
0d = 禁用升压
1d = 启用升压
1CHx_PD_FLT_STSR0x0出现 INxx 模拟输入故障时 PD 的状态
0d = 没有 ADC 通道因模拟输入 INxx 上的故障而断电
1d = 某些 ADC 通道因模拟输入 INxx 上的故障而断电
0ALL_CHx_PD_FLT_STSR0x0出现 Micbias 故障时 PD 的状态
0d = 没有 ADC 通道因与 Micbias 相关故障而断电
1d = 所有 ADC 通道都因与 Micbias 相关故障而断电

7.1.102 I2C_CKSUM 寄存器（地址 = 0x7E）[复位 = 0x00]

图 7-102 中显示了 I2C_CKSUM，表 7-103 中对此进行了介绍。

返回到汇总表。

该寄存器返回 I2C 事务校验和值。

图 7-102 I2C_CKSUM 寄存器
76543210
I2C_CKSUM[7:0]
R/W-00000000b
表 7-103 I2C_CKSUM 寄存器字段说明
位字段类型复位说明
7-0I2C_CKSUM[7:0]R/W0x0这些位返回 I2C 事务校验和值。写入此寄存器会将校验和复位为写入值。此寄存器在所有页上的其他寄存器进行写操作时更新。
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |