ZHCSUA4 December   2023 TAD5212

ADVANCE INFORMATION  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 修订历史记录
  6. 引脚配置和功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  时序要求:I2C 接口
    7. 6.7  开关特性:I2C 接口
    8. 6.8  时序要求:SPI 接口
    9. 6.9  开关特性:SPI 接口
    10. 6.10 时序要求:TDM、I2S 或 LJ 接口
    11. 6.11 开关特性:TDM、I2S 或 LJ 接口
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 串行接口
        1. 7.3.1.1 控制串行接口
        2. 7.3.1.2 音频串行接口
          1. 7.3.1.2.1 时分多路复用 (TDM) 音频接口
          2. 7.3.1.2.2 IC 间音频 (I2S) 接口
          3. 7.3.1.2.3 左对齐 (LJ) 接口
        3. 7.3.1.3 通过共享总线使用多个器件
        4. 7.3.1.4 锁相环 (PLL) 和时钟生成
        5. 7.3.1.5 输出通道配置
        6. 7.3.1.6 基准电压
        7. 7.3.1.7 可编程麦克风偏置
        8. 7.3.1.8 信号链处理
          1. 7.3.1.8.1 DAC 信号链
            1. 7.3.1.8.1.1 可编程通道增益和数字音量控制
            2. 7.3.1.8.1.2 可编程通道增益校准
            3. 7.3.1.8.1.3 可编程数字高通滤波器
            4. 7.3.1.8.1.4 可编程数字双二阶滤波器
            5. 7.3.1.8.1.5 可编程数字混频器
            6. 7.3.1.8.1.6 可配置数字内插滤波器
              1. 7.3.1.8.1.6.1 线性相位滤波器
                1. 7.3.1.8.1.6.1.1 采样速率:16kHz 或 14.7kHz
                2. 7.3.1.8.1.6.1.2 采样速率:24kHz 或 22.05kHz
                3. 7.3.1.8.1.6.1.3 采样速率:32kHz 或 29.4kHz
                4. 7.3.1.8.1.6.1.4 采样速率:48kHz 或 44.1kHz
                5. 7.3.1.8.1.6.1.5 采样速率:96kHz 或 88.2kHz
                6. 7.3.1.8.1.6.1.6 采样速率:384kHz 或 352.8kHz
        9. 7.3.1.9 中断、状态和数字 I/O 引脚多路复用
    4. 7.4 器件功能模式
    5. 7.5 寄存器映射
      1. 7.5.1 TAD5212_P0 寄存器
      2. 7.5.2 TAD5212_P1 寄存器
      3. 7.5.3 TAD5212_P3 寄存器
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 应用
      2. 8.2.2 设计要求
      3. 8.2.3 详细设计过程
  10. 电源相关建议
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11Mechanical, Packaging, and Orderable Information
    1. 11.1 Tape and Reel Information

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

基准电压

所有音频数据转换器都需要直流基准电压。TAD5112 通过在内部生成低噪声基准电压来实现低噪声性能。该基准电压由具有高 PSRR 性能的带隙电路生成。该音频转换器基准电压必须在 VREF 引脚与模拟地 (VSS) 之间使用一个最低 1µF 的电容器从外部进行滤波。

该基准电压值可以使用 P0_R77_D[1:0] 寄存器位进行配置,并且必须根据器件所需的满量程输入和系统中可用的 AVDD 电源电压,将其设置为适当的值。默认 VREF 值设置为 2.75V,能使器件支持 2VRMS 差分满量程输入。该模式所需的最小 AVDD 电压为 3V。表 7-10 列出了支持的各种 VREF 设置以及所需的 AVDD 范围和该配置支持的满量程输入信号。

表 7-10 VREF 可编程设置
P0_R77_D[1:0]:VREF[1:0]VREF 输出电压支持差分满量程输入支持单端满量程输入AVDD 范围要求
00(默认值)2.75V2VRMS(高摆幅模式下支持 4VRMS1 VRMS3V 至 3.6V
012.5V1.818VRMS0.909VRMS2.8V 至 3.6V
101.375V1 VRMS0.5VRMS1.7V 至 1.9V
11保留保留保留保留

为了实现低功耗,该音频基准模块会按节 7.4所述的方式断电。退出睡眠模式时,音频基准模块使用内部快速充电方案上电,而 VREF 引脚在稳定时间(与 VREF 引脚上的去耦电容器有关)后稳定到其稳态电压。使用 1μF 去耦电容器时,该时间大约等于 3.5ms。如果在 VREF 引脚上使用较高值的去耦电容器,则必须使用 VREF_QCHG (P0_R2_D[4:3]) 寄存器位重新配置快速充电设置,这些位支持 3.5ms(默认值)、10ms、50ms 或 100ms 的选项。