ZHCSPN0A December 2023 – October 2024 TAD5242
PRODUCTION DATA
该器件支持简单的硬件引脚控制选项,以便为给定系统选择特定的运行模式和音频接口,如表 6-1 所述。MD1 至 MD6 引脚连接到逻辑低电平 (VSS) 或逻辑高电平 (IOVDD),MD0 引脚可以通过不同的上拉或下拉电阻器连接到 AVDD 或 VSS。
引脚 | 目标模式 | 控制器模式 |
---|---|---|
MD0 | 用于控制器/目标模式和 I2S/TDM/LJ 模式选择的多级模拟输入 | |
MD1 | AVDD 电源、字长和内插滤波器类型选择 | 帧速率和 BCLK 频率选择 |
MD2 | ||
MD3 | 地 | 控制器时钟输入 |
MD4 | DAC 输出配置选择(差分线路输出/差分接收器/耳机/单端线路输出/伪差分耳机) | |
MD5 | ||
MD6 | TDM 模式:菊花链输出或 I2S/LJ 模式:单声道/立体声选择 |