ZHCSPN0A December 2023 – October 2024 TAD5242
PRODUCTION DATA
6.3.2.2 IC 间音频 (I2S) 接口
标准 I2S 协议仅针对两个通道进行定义：左通道和右通道。在 I2S 模式下，左时隙 0 的 MSB 会在 FSYNC 下降 沿之后第二个周期中的 BCLK 上升沿接收。右时隙 0 的 MSB 会在 FSYNC 上升 沿之后第二个周期中的 BCLK 上升沿上接收。后续的每个数据位都在 BCLK 的上升沿接收。在控制器模式下，FSYNC 在 BCLK 的下降沿传输。图 6-5 和图 6-6 显示了在目标和控制器运行模式下 I2S 运行的协议时序。
图 6-5 目标模式下的 I2S 模式协议时序（MD0 对地短路）
图 6-6 控制器模式下的 I2S 协议时序（MD0 短接至 AVDD）为了使音频总线在 I2S 模式下正常运行，每帧的位时钟数必须大于或等于活动输入通道的数量（包括左右时隙）乘以输入通道数据的配置字长。