ZHCSX58 September 2024 TAS2320
ADVANCE INFORMATION
TAS2320 集成了高性能 D 类放大器，具有低空闲通道噪声、低失真和高 PSRR。D 类放大器以源自 SBCLK 频率的时钟频率进行开关，并且始终与输入时钟源同步。SAMP_RATE_CFG 寄存器支持根据 44.1kHz 和 48kHz 倍数来选择输入时钟源。
| SAMP_RATE_CFG | 配置 |
|---|---|
| 0（默认值） | 音频数据速率是 48ksps 的倍数/约数 |
| 1 | 音频数据速率是 44.1ksps 的倍数/约数 |
为了改进 EMI 性能，D 类放大器支持可编程边沿速率控制 (ERC)和 D 类时钟展频调制 (SSM)。
D 类的边缘速率可使用 CLASSD_OUTPUT_EDGERATE_CTRL[1:0] 寄存器来控制。默认情况下，D 类输出边沿速率配置为最快设置，以实现系统高效率。可使用其他配置设置来降低 D 类输出边沿速率，从而降低高频下的 EMI 能量，这同时会降低效率。输出边沿速率的确切变化率取决于输出负载条件，下表中提到的值是默认负载条件下的近似边沿速率水平。
| CLASSD_OUTPUT_EDGERATE_CTRL[1:0] | 配置 |
|---|---|
| 00 | 0.5V/ns 的 D 类输出边沿速率 |
| 01 | 1.0V/ns 的 D 类输出边沿速率 |
| 10 | 保留 |
| 11（默认值） | 2V/ns 的 D 类输出边沿速率 |
D 类放大器在每个输出功率 FET（包括 PVDD 高侧和接地功率 FET）上都具有过流保护。
当输出在噪声门模式期间停止开关时，可以使用 CLASSD_HIZ_MODE 控制寄存器来控制 D 类放大器输出阻抗。
| CLASSD_HIZ_MODE | 配置 |
|---|---|
| 0（默认值） | 通过 2.5kΩ 电阻下拉输出 |
| 1 | 通过大于 13kΩ 的电阻下拉输出 |