该器件提供灵活的音频串行接口 (ASI) 端口。该端口可配置为支持多种格式，包括立体声 I²S、左对齐和 TDM。通过 SDIN 引脚提供单音频播放。SDOUT 引脚用于传输样本流，包括 PVDD 电压、VBAT 电压、内核温度、状态以及用于回声基准的音频。

TDM 串行音频端口在 44.1/48kHz 采样率下支持多达 16 个 32 位时隙，在 88.2/96kHz 采样率下支持多达 8 个 32 位时隙，在 176.4/192kHz 采样率下支持多达 4 个 32 位时隙。该器件支持 2 个宽度为 32 位的时隙，以及 4 个或 8 个宽度为 16 位、24 位或 32 位的时隙。器件可自动检测时隙数，无需编程。TDM 总线上检测到的 PCM 数据采样率以及 SBCLK 与 FSYNC 之比会分别在只读寄存器位 FS_RATE_DETECTED[2:0] 和 FS_RATIO_DETECTED[3:0] 上报告。

帧以 FSYNC 从高电平转换到低电平或从低电平转换到高电平（由 FRAME_START 寄存器位设置）开始。FSYNC 和 SDIN 由 SBCLK 使用由 RX_EDGE 寄存器位设置的上升沿或下降沿设进行采样。RX_OFFSET[4:0] 寄存器位定义从 FSYNC 转换到时隙 0 开始的 SBCLK 周期数。这通常设置为值 0（对于左对齐）和 1（对于 I²S 格式）。

RX_SLEN[1:0] 寄存器位将 RX 时隙的长度设置为 16、24 或 32（默认）位。时隙内音频样本字的长度由 RX_WLEN[1:0] 寄存器位配置。默认情况下，RX 端口将使时隙内的音频样本左对齐，但这可以通过 RX_JUSTIFY 寄存器位更改为右对齐。器件支持单声道和立体声下混音播放 ([L+R]/2)。默认情况下，器件将从等于 I²C 基地址偏移量（由 AD1 和 AD2 引脚设置）的时隙播放单声道。RX_SCFG[1:0] 寄存器位可用于将播放源覆盖到左时隙、右时隙或由 RX_SLOT_R[3:0] 和 RX_SLOT_L[3:0] 寄存器位设置的立体声下混频。

如果时隙选择将接收部分或全部置于帧边界之外，则接收器返回一个空样本，相当于一个数字静音样本。

TDM 端口可以在 SDOUT 引脚上传输多个样本流，包括中断和状态、PVDD 电压、VBAT 电压和内核温度。

SBCLK 的上升沿或下降沿均可用于在 SDOUT 引脚上传输数据。这可以通过设置 TX_EDGE 寄存器位来配置。TX_OFFSET[2:0] 寄存器位定义从帧开始到时隙 0 开始的 SBCLK 周期数。这会编程为 0（对于左对齐格式）和 1（对于 I²S 格式）。TDM TX 可以发送逻辑 0 或高阻态，具体取决于 TX_FILL 寄存器位的设置。当所有器件都驱动高阻态时，可选的总线保持器可以弱保持 SDOUT 引脚的状态。由于 SDOUT 上只需要一个总线保持器，因此可以通过 TX_KEEPEN 寄存器位禁用此功能。使用 TX_KEEPLN 寄存器位可以将总线保持器配置为仅将总线保持 1 个 LSB 或始终保持（永久）。此外，可以使用 TX_KEEPCY 寄存器位将保持器 LSB 驱动一个完整周期或半个周期。

器件还支持 PVDD 和 VBAT 输入电压的监测和 TDM 传输。对于 PVDD 时隙，可以使用使能和长度设置 PVDD_SLOT[5:0]、PVDD_TX 和 PVDD_SLEN 寄存器位。同样，对于 VBAT 时隙，可以使用使能和长度设置 VBAT_SLOT[5:0]、VBAT_TX 和 VBAT_SLEN 寄存器位。内核温度也能够以相同的方式从器件传输。可以使用 TEMP_TX 和 TEMP_SLOT [5:0] 寄存器位来完成内核温度的使能和时隙设置。

STATUS_SLOT[5:0] 寄存器位提供了有关时隙状态的信息。将 STATUS_TX 寄存器位设置为高电平会启用状态发送。如果时隙选择将传输置于帧边界之外，则发送器将在帧边界截断传输。