器件的最大频率取决于应用。在给定正确条件下，器件可在大于 100MHz 的频率下运行。最大频率取决于应用的负载。

然而，这是一种模拟测量类型。对于数字应用，信号不应降级至数字信号的五次谐波。频率带宽应至少是最大数字时钟速率的五倍。信号的这个分量对于确定数字信号的整体形状非常重要。对于器件，可实现 >100MHz 的数字时钟频率。

该器件不提供任何驱动能力，例如 TCA9517 或其他缓冲转换器。因此，频率更高的应用需要从主机侧获得更高的驱动强度。如果器件由标准 CMOS 推挽输出驱动器驱动，则主机侧 (3.3V) 无需上拉电阻器。理想情况下，最好尽可能缩短灌电流侧 (1.8V) 的器件布线长度，以便更大限度地减少信号衰减。

然后，您可以使用一个简单的公式来计算最大实际 频率分量或拐点 频率 (f_knee)。所有快速边缘都有频率分量的无限频谱。但是，快速边缘的频谱中存在转折（或拐点），其中高于 f_knee 的频率分量在确定信号形状时无关紧要。

要计算 f_knee，请执行以下操作：

对于上升时间特性基于 10% 至 90% 阈值的信号，f_knee 等于 0.5 除以信号的上升时间。对于上升时间特性基于 20% 至 80% 阈值的信号，这在许多电流器件规格中很常见，f_knee 等于 0.4 除以信号的上升时间。

有助于更大限度提高器件性能的一些指导原则：

• 通过将器件放置在靠近处理器的 I²C 输出的位置，尽可能缩短布线长度。
• 布线长度应小于飞行时间的一半，以便减少开关区域中的振铃和线路反射或非单调性行为。
• 为减少过冲，可在 1.8V 侧添加一个上拉电阻器；请注意，预计下降时间会变慢。