由于该转换器采用基于 FET 的架构，因此系统设计人员在上电期间必须注意一些事项，因为两侧之间的电容差异很大。如果一个具有较小电容的电源已经上电，而另一个正在斜升（OE 引脚为高电平），则负载较重的一侧可能会比电源斜升得慢，因为只有一个内部 10kΩ 上拉电阻。在这种情况下，一旦满足上升的 POR 阈值，器件就会启用所有电路。如果大电容侧尚未上升到电源的约 70% 以上，则器件将其确定为低电平，并短暂打开下降时间加速器以传播低电平。一旦下降时间加速器超时，信号就会上升并处于空闲状态。

这种现象可以通过将 OE 引脚保持为低电平（禁用）直到所有电源和总线都加速上升来消除，因为这会明确禁用总线加速电路，直到总线完成上电。较慢的电源斜升也有助于减少这种情况，因为如果斜升较慢，总线电压会更接近电源。