ZHCSP02A November 2022 – November 2023 TCAL9538
PRODUCTION DATA
4 引脚配置和功能
图 4-1 PW (TSSOP) 封装，16 引脚（顶视图）
图 4-3 DTU (X2QFN) 封装，16 引脚（顶视图）
图 4-2 RSV (UQFN) 封装，16 引脚（顶视图）
表 4-1 引脚功能
| 引脚 | 类型(1) | 说明 | |||
|---|---|---|---|---|---|
| 名称 | TSSOP (PW) |
QFN (RSV) |
X2QFN (DTU) |
||
| A0 | 1 | 15 | A2 | I | 地址输入。直接连接至 VCC 或接地 |
| A1 | 2 | 16 | B2 | I | 地址输入。直接连接至 VCC 或接地 |
| GND | 8 | 6 | D2 | - | 接地 |
| INT | 13 | 11 | B4 | O | 中断输出。通过一个上拉电阻器连接到 VCC |
| P0 | 4 | 2 | B1 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P0 配置为输入 |
| P1 | 5 | 3 | C2 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P1 配置为输入 |
| P2 | 6 | 4 | C1 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P2 配置为输入 |
| P3 | 7 | 5 | D1 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P3 配置为输入 |
| P4 | 9 | 7 | D3 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P4 配置为输入 |
| P5 | 10 | 8 | D4 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P5 配置为输入 |
| P6 | 11 | 9 | C4 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P6 配置为输入 |
| P7 | 12 | 10 | C3 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P7 配置为输入 |
| RESET | 3 | 1 | A1 | I | 低电平有效复位输入。如果未使用有源连接，则通过上拉电阻器连接到 VCC |
| SCL | 14 | 12 | A4 | I | 串行时钟总线。通过上拉电阻器连接至 VCC |
| SDA | 15 | 13 | B3 | I/O | 串行数据总线。通过上拉电阻器连接至 VCC |
| VCC | 16 | 14 | A3 | - | 电源电压 |
(1) I = 输入，O = 输出，I/O = 输入或输出。