ZHCSR72A november 2022 – august 2023 TCAL9539-Q1
PRODUCTION DATA
| 引脚 | 类型(1) | 说明 | |
|---|---|---|---|
| 名称 | 编号 | ||
| A0 | 18 | I | 地址输入。直接连接至 VCC 或接地 |
| A1 | 23 | I | 地址输入。直接连接至 VCC 或接地 |
| GND | 9 | G | 接地 |
| INT | 22 | O | 中断输出。通过一个上拉电阻器连接到 VCC |
| RESET | 24 | I | 低电平有效复位输入。如果未使用有源连接，则通过上拉电阻器连接到 VCC |
| P00 | 1 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P00 配置为输入 |
| P01 | 2 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P01 配置为输入 |
| P02 | 3 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P02 配置为输入 |
| P03 | 4 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P03 配置为输入 |
| P04 | 5 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P04 配置为输入 |
| P05 | 6 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P05 配置为输入 |
| P06 | 7 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P06 配置为输入 |
| P07 | 8 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P07 配置为输入 |
| P10 | 10 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P10 配置为输入 |
| P11 | 11 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P11 配置为输入 |
| P12 | 12 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P12 配置为输入 |
| P13 | 13 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P13 配置为输入 |
| P14 | 14 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P14 配置为输入 |
| P15 | 15 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P15 配置为输入 |
| P16 | 16 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P16 配置为输入 |
| P17 | 17 | I/O | P 端口输入/输出（推挽式设计结构）。上电时，P17 配置为输入 |
| SCL | 19 | I | 串行时钟总线。通过上拉电阻器连接至 VCC |
| SDA | 20 | I/O | 串行数据总线。通过上拉电阻器连接至 VCC |
| VCC | 21 | — | 电源电压 |