ZHCSR72A november 2022 – august 2023 TCAL9539-Q1
PRODUCTION DATA
输入端口寄存器（寄存器 0 和 1）反映引脚的输入逻辑电平，无论配置寄存器将引脚定义为输入还是输出。输入端口寄存器为只读。写入这些寄存器不产生影响。默认值 (X) 由外部应用的逻辑电平决定。在执行读取操作之前，系统将连同命令字节发送写入传输，以指示 I2C 器件接下来将访问输入端口寄存器。
| 位 | I-07 | I-06 | I-05 | I-04 | I-03 | I-02 | I-01 | I-00 |
|---|---|---|---|---|---|---|---|---|
| 默认值 | X | X | X | X | X | X | X | X |
| 位 | I-17 | I-16 | I-15 | I-14 | I-13 | I-12 | I-11 | I-10 |
| 默认值 | X | X | X | X | X | X | X | X |
输出端口寄存器（寄存器 2 和 3）显示由配置寄存器定义为输出的引脚的输出逻辑电平。这些寄存器中的位值对定义为输入的引脚没有影响。反过来，从这些寄存器读取的值反映了控制输出选择的触发器中的值，而不是实际的引脚值。
| 位 | O-07 | O-06 | O-05 | O-04 | O-03 | O-02 | O-01 | O-00 |
|---|---|---|---|---|---|---|---|---|
| 默认值 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 位 | O-17 | O-16 | O-15 | O-14 | O-13 | O-12 | O-11 | O-10 |
| 默认值 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
极性反转寄存器（寄存器 4 和 5）允许对配置寄存器定义为输入的引脚进行极性反转。如果对这些寄存器中的某个位进行设置（写入 1），则相应端口引脚的极性会反转。如果这些寄存器中的某个位被清除（写入 0），则相应端口引脚的原始极性会保留。
| 位 | P-07 | P-06 | P-05 | P-04 | P-03 | P-02 | P-01 | P-00 |
|---|---|---|---|---|---|---|---|---|
| 默认值 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 位 | P-17 | P-16 | P-15 | P-14 | P-13 | P-12 | P-11 | P-10 |
| 默认值 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
配置寄存器（寄存器 6 和 7）配置 I/O 引脚的方向。如果这些寄存器中的某个位设置为 1，则相应端口引脚被启用为具有高阻抗输出驱动器的输入。如果这些寄存器中的某个位被清除为 0，则相应端口引脚被启用为输出。将端口从输入配置更改为输出配置将导致与该端口关联的任何中断被清除。
| 位 | C-07 | C-06 | C-05 | C-04 | C-03 | C-02 | C-01 | C-00 |
|---|---|---|---|---|---|---|---|---|
| 默认值 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 位 | C-17 | C-16 | C-15 | C-14 | C-13 | C-12 | C-11 | C-10 |
| 默认值 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
输出驱动强度寄存器控制 P 端口 GPIO 缓冲器的输出驱动电平。每个 GPIO 都可以通过两个寄存器控制位独立地配置为所需的输出电流电平。例如，端口 P07 由寄存器 41（第 7 位和第 6 位）控制，端口 P06 由寄存器 41（第 5 位和第 4 位）控制等。GPIO 的输出驱动电平编程为 00b = 0.25x 驱动强度、01b = 0.5x 驱动强度、10b = 0.75x 驱动强度或 11b = 1x，以实现全驱动强度能力。请参阅第 9.2 节以了解更多详细信息。
| 位 | CC-03 | CC-03 | CC-02 | CC-02 | CC-01 | CC-01 | CC-00 | CC-00 |
|---|---|---|---|---|---|---|---|---|
| 默认值 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
| 位 | CC-07 | CC-07 | CC-06 | CC-06 | CC-05 | CC-05 | CC-04 | CC-04 |
| 默认值 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
位 |
CC-13 | CC-13 | CC-12 | CC-12 | CC-11 | CC-11 | CC-10 | CC-10 |
|
默认值 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
位 |
CC-17 | CC-17 | CC-16 | CC-16 | CC-15 | CC-15 | CC-14 | CC-14 |
|
默认值 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
输入锁存寄存器启用和禁用 P 端口 GPIO 引脚的输入锁存功能。这些寄存器仅在引脚配置为输入端口时有效。当输入锁存寄存器位为 0 时，不锁存相应的输入引脚状态。相应输入引脚的状态变化会产生中断。读取输入寄存器会清除中断。如果在读取输入端口寄存器之前输入返回到其初始逻辑状态，则中断被清除。
将输入锁存寄存器位设置为 1 时，会锁存相应的输入引脚状态。输入状态的变化会产生一个中断，输入逻辑值被加载到输入端口寄存器（寄存器 0 和 1）的相应位中。读取输入端口寄存器会清除中断。但是，如果输入引脚在读取输入端口寄存器之前返回其初始逻辑状态，则不会清除中断，并且输入端口寄存器的相应位会保持引发中断的逻辑值。
例如，如果 P04 输入处于逻辑 0 状态，然后转换为逻辑 1 状态，再返回逻辑 0 状态，则输入端口 0 寄存器将捕获此更改并生成中断（如果未屏蔽）。当对输入端口 0 寄存器执行读取操作时，假设没有其他输入发生变化，中断将被清除，并且输入端口 0 寄存器的第 4 位将读取“1”。输入端口寄存器第 4 位的下一次读取现在应读取“0”。
当非锁存输入与锁存输入同时切换状态，然后返回其原始状态时，中断保持激活。输入寄存器的读取只反映了锁存输入状态的变化，同时也清除了中断。如果输入锁存寄存器从锁存配置变为非锁存配置，并且输入逻辑值恢复到其原始状态，中断将被清除。
如果输入引脚从锁存输入变为非锁存输入，则从输入端口寄存器读取会反映当前端口逻辑电平。如果输入引脚从非锁存输入变为锁存输入，则从输入寄存器读取会反映锁存逻辑电平。
| 位 | L-07 | L-06 | L-05 | L-04 | L-03 | L-02 | L-01 | L-00 |
|---|---|---|---|---|---|---|---|---|
| 默认值 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 位 | L-17 | L-16 | L-15 | L-14 | L-13 | L-12 | L-11 | L-10 |
| 默认值 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
上拉/下拉使能寄存器允许用户启用或禁用 GPIO 引脚上的上拉/下拉电阻器。将该位设置为逻辑 1 可以选择上拉/下拉电阻。将该位设置为逻辑 0 会断开上拉/下拉电阻与 GPIO 引脚的连接。当 GPIO 引脚配置为输出时，电阻器将被禁用。使用上拉/下拉选择寄存器来选择上拉或下拉电阻。
| 位 | PE-07 | PE-06 | PE-05 | PE-04 | PE-03 | PE-02 | PE-01 | PE-00 |
|---|---|---|---|---|---|---|---|---|
| 默认值 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 位 | PE-17 | PE-16 | PE-15 | PE-14 | PE-13 | PE-12 | PE-11 | PE-10 |
| 默认值 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
上拉/下拉选择寄存器允许用户通过编程相应的寄存器位来配置每个 GPIO，以具有上拉或下拉电阻。将某个位设置为逻辑 1 会为该 GPIO 引脚选择一个 100kΩ 的上拉电阻。将某个位设置为逻辑 0 会为该 GPIO 引脚选择一个 100kΩ 的下拉电阻。如果通过寄存器 46 和 47 禁用上拉/下拉功能，则写入这些寄存器不会对 GPIO 引脚产生影响。
| 位 | PUD-07 | PUD-06 | PUD-05 | PUD-04 | PUD-03 | PUD-02 | PUD-01 | PUD-00 |
|---|---|---|---|---|---|---|---|---|
| 默认值 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 位 | PUD-17 | PUD-16 | PUD-15 | PUD-14 | PUD-13 | PUD-12 | PUD-11 | PUD-10 |
| 默认值 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
上电时，中断屏蔽寄存器默认为逻辑 1，在系统启动期间禁用中断。可以通过将相应的屏蔽位设置为逻辑 0 来启用中断。
如果输入改变了状态，并且中断屏蔽寄存器中的相应位设置为 1，则屏蔽中断并且不断言中断引脚。如果中断屏蔽寄存器中的相应位设置为 0，将断言中断引脚。
当输入改变了状态，并且产生的中断被屏蔽时，将中断屏蔽寄存器位设置为 0 会导致中断引脚被断言。如果当前已经是中断源的输入的中断屏蔽位设置为 1，将解除断言中断引脚。
| 位 | M-07 | M-06 | M-05 | M-04 | M-03 | M-02 | M-01 | M-00 |
|---|---|---|---|---|---|---|---|---|
| 默认值 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 位 | M-17 | M-16 | M-15 | M-14 | M-13 | M-12 | M-11 | M-10 |
| 默认值 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
中断状态寄存器是用于标识中断源的只读寄存器。读取时，逻辑 1 表示相应的输入引脚是中断源。逻辑 0 表示输入引脚不是中断源。当中断屏蔽寄存器中的相应位设置为 1（已屏蔽）时，中断状态位将返回逻辑 0。
| 位 | S-07 | S-06 | S-05 | S-04 | S-03 | S-02 | S-01 | S-00 |
|---|---|---|---|---|---|---|---|---|
| 默认值 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 位 | S-17 | S-16 | S-15 | S-14 | S-13 | S-12 | S-11 | S-10 |
| 默认值 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
输出端口配置寄存器选择按端口推挽或开漏 I/O 级。逻辑 0 会将 I/O 配置为推挽式（Q1 和 Q2 处于活动状态，请参阅图 8-2）。逻辑 1 将 I/O 配置为开漏（Q1 被禁用，Q2 处于活动状态），建议的命令序列是在配置寄存器（06 和 07）将端口引脚设置为输出之前，对该寄存器 (4F) 进行编程。
ODEN0 配置端口 0X，ODEN1 配置端口 1X。
| 位 | 被保留 | ODEN-1 | ODEN-0 | |||||
|---|---|---|---|---|---|---|---|---|
| 默认值 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |