图 8-22 外部时钟分频树

所有发送和接收功能时序都与应用于 CLKIN 引脚的外部时钟同步。外部时钟经过分频后生成两个内部时钟，其相应的时间周期在图 8-22 中表示为 T0 和 T1。用于生成 T0 的分频因子由 CLOCK_RATE 寄存器中的 CLOCKIN_DIV 位控制。用于生成 T1 的分频因子由 CONFIG_0 寄存器中的 TX_FREQ_DIV 字段控制。

SPI 块与应用到 SCLK 引脚的时钟同步，该块与应用到 CLKIN 的时钟无关。有关 SPI 块的完整说明，请参阅串行外设接口 (SPI) 部分。