米6体育平台手机版

ZHCSXC2 November 2024 TDP142-Q1

ADVANCE INFORMATION

使用受控 100Ω 差分阻抗 (±10%) 布线 INDP[3:0]P/N 和 OUTDP[3:0]P/N 对。
远离其他高速信号。
将对内布线保持在 5mil 以内。
根据 DisaplyPort 设计指南，将差分对之间的延迟保持在 2 UI 范围内
确保长度匹配位于不匹配位置附近。
每对应至少间隔信号布线宽度的 3 倍。
尽量减少使用弯曲的差分布线。使用弯曲时，务必确保左右弯曲数量尽可能相等，弯曲角度 ≥ 135 度。这更大程度地减少了由弯曲引起的任何长度不匹配，因此更大程度地减少了弯曲对 EMI 的影响。
在同一层布线所有差分对。
尽量减少 VIAS 数量。TI 建议将 VIAS 数量保持在 2 个或更少。
请参阅图 8-7，由于器件输出引脚和连接器之间的顺序不匹配，布局可能会在 OUTDP2 和 OUTDP3 上出现信号交叉。一种解决方案是当 GPU 是 BGA 封装时，在器件的输入端进行极性交换，以减少所使用的 VIAS 数量。
在靠近接地平面的层上保留布线。
请勿在任何平面分割点布线差分对。
添加测试点可能导致阻抗不连续，从而对信号性能产生负面影响。如果使用测试点，应将测试点串联并对称放置。测试点的放置方式不得使差分对上产生残桩。