ZHCSXC2 November   2024 TDP142-Q1

ADVANCE INFORMATION  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电源特性
    6. 5.6 控制 I/O 直流电气特性
    7. 5.7 DP 电气特性
    8. 5.8 开关特性
    9. 5.9 典型特性
  7.   参数测量信息
  8. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 DisplayPort
      2. 6.3.2 配置跳线电平
      3. 6.3.3 接收器线性均衡
    4. 6.4 器件功能模式
      1. 6.4.1 GPIO 模式下的器件配置
      2. 6.4.2 I2C 模式中的器件配置
      3. 6.4.3 线性 EQ 配置
      4. 6.4.4 运行时序 — 上电
    5. 6.5 编程
  9. 寄存器映射
    1. 7.1 TDP142-Q1 寄存器
  10. 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 ESD 保护
    2. 8.2 典型应用
      1. 8.2.1 源端应用实现
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计流程
      2. 8.2.2 接收端应用实现
        1. 8.2.2.1 设计要求
        2. 8.2.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  11. 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  12. 10修订历史记录
  13. 11机械、封装和可订购信息
    1. 11.1 卷带包装信息
    2. 11.2 机械数据

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

配置跳线电平

TDP142-Q1 EVM 具有四电平输入引脚(I2C_EN、A0 和 DPEQ[1:0]),用于控制均衡增益并将 TDP142-Q1 置于不同的工作模式。这些四电平输入使用电阻分压器来帮助设置四个有效电平并提供更广泛的控制设置。内部上拉和下拉电阻器可以与外部电阻器连接结合使用,以实现所需的电压电平

表 6-1 四电平配置跳线设置
等级设置

将 1kΩ 5% 连接至 GND。
R将 20kΩ 5% 连接至 GND。
F悬空(使引脚保持开路状态)

高电平

将 1kΩ 5% 连接至 VCC

注:

在内部复位的上升沿上,锁存所有四电平输入。在 tcfg_hd 之后,隔离内部上拉和下拉电阻以降低功耗。